发明名称 用于在多芯片封装体中测试辅助部件的方法和装置
摘要 在减少所需的测试引脚数的同时提供了用于测试多芯片封装体的方式。该多芯片封装体可以包括耦合至多个子部件的一个主裸片。在测试过程中,在其他子部件保持空闲时该多个子部件中的一个子部件可以被选择以用于测试。该多个子部件可以通过一个共享路径接收多个测试信号。在将未选择的该多个部件置于三态模式时多个专用的选择引脚可以用于激活所选择的该子部件。也能够通过直接使用该主裸片来控制测试过程中该多个子部件的选择。若期望的话,可以从该主裸片借用该主裸片的多个通用输入-输出(GPTO)引脚以便在测试过程中向所选择的该子部件传递多个测试信号。若期望的话,复用电路在测试过程中也可以用于选择性地将多个信号路由到该多个子部件。
申请公布号 CN105679748A 申请公布日期 2016.06.15
申请号 CN201510836557.3 申请日期 2015.11.26
申请人 阿尔特拉公司 发明人 A·拉赫曼;C·H·泰赫
分类号 H01L25/065(2006.01)I;G01R31/28(2006.01)I 主分类号 H01L25/065(2006.01)I
代理机构 北京纪凯知识产权代理有限公司 11245 代理人 赵蓉民;赵志刚
主权项 一种多芯片封装体,包括:一个集成电路;多个辅助集成电路部件,该多个辅助集成电路部件耦合至该集成电路;以及一个测试输入‑输出引脚即测试IO引脚,该测试输入‑输出引脚耦合至该多个辅助集成电路部件中的至少两个辅助集成电路部件,并且在测试过程中用于向该至少两个辅助集成电路部件传递多个测试信号。
地址 美国加利福尼亚