| 发明名称 | 一种具有复合介质层结构的DMOS | ||
| 摘要 | 本发明属于功率半导体技术领域，涉及一种具有复合介质层结构的DMOS。本发明的特征在于通过在介质层中引入两种不同的介质材料，在不同介质材料的交界处，会产生一个电场尖峰，从而改变电场分布，提高器件的耐压能力。采用本发明可以具有较小的导通电阻、较小的栅漏电容以及更高的抗漏极电压震荡对栅极影响的能力等优良特性。 | ||
| 申请公布号 | CN105957894A | 申请公布日期 | 2016.09.21 |
| 申请号 | CN201610459114.1 | 申请日期 | 2016.06.22 |
| 申请人 | 电子科技大学 | 发明人 | 李泽宏;曹晓峰;陈哲;李爽;陈文梅;林育赐;谢驰;任敏 |
| 分类号 | H01L29/78(2006.01)I;H01L29/40(2006.01)I;H01L29/423(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人 | 葛启函 |
| 主权项 | 一种具有复合介质层结构的DMOS，包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N‑漂移区(3)和金属化源极(12)；所述N‑漂移区(3)中具有槽栅和体内场板(6)，所述体内场板(6)位于槽栅的两侧；所述体内场板(6)的上表面与金属化源极(12)接触，体内场板(6)上端的两侧具有第一介质层(7)，体内场板(6)的下端及底部具有第二介质层(8)；所述体内场板(6)的两侧具有P型掺杂区(9)，在远离槽栅一侧的P型掺杂区(9)的上表面具有P+重掺杂区(11)，所述P+重掺杂区(11)的上表面与金属化源极(12)接触；与槽栅相邻一侧的P型掺杂区(9)上表面具有P+重掺杂区(11)和N+重掺杂区(10)，所述N+重掺杂区(10)与槽栅接触，所述P+重掺杂区(11)和N+重掺杂区(10)的上表面与金属化源极(12)接触；所述槽栅包括控制栅电极(4)和屏蔽栅电极(5)，所述控制栅电极(4)位于屏蔽栅电极(5)的正上方，所述控制栅电极(4)位于第三介质层(71)中，所述屏蔽栅电极(5)位于第四介质层(81)中，所述屏蔽栅电极(5)和第四介质层(81)的上表面与第三介质层(71)的底部接触；所述第一介质层(7)和第三介质层(71)采用相同的介质材料，所述第二介质层(8)和第四介质层(81)采用相同的介质材料。 | ||
| 地址 | 611731 四川省成都市高新区（西区）西源大道2006号 | ||