发明名称 | 非易失性半导体存储装置 | ||
摘要 | 本发明提供一种非易失性半导体存储装置,其中,对自旋注入型磁性存储器单元(MC),与字线(WC)平行排列源极线(SL),以多个位单位来执行数据的写入/读出。写入时,设定成以规定时序使源极线电位变化,在多个选择存储器单元共同连接的源极线上中,在动作时序的各阶段,仅单方向流过电流。作为该数据写入时序,可采取对应于写入数据、依次在存储器单元中流过电流的方法,和如下方式,即在写入前将存储器单元的阻抗状态设定为规定的初始阻抗状态之后,对应于写入数据使初始阻抗状态变化。可实现在磁性存储器中不使存储器单元布局面积增大而高速写入。 | ||
申请公布号 | CN101000797A | 申请公布日期 | 2007.07.18 |
申请号 | CN200710002243.9 | 申请日期 | 2007.01.10 |
申请人 | 株式会社瑞萨科技 | 发明人 | 谷崎弘晃;辻高晴;村井泰光;日高秀人 |
分类号 | G11C11/16(2006.01) | 主分类号 | G11C11/16(2006.01) |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 浦柏明;刘宗杰 |
主权项 | 1.一种非易失性半导体存储装置,其特征在于,具备:多个存储器单元,排列成矩阵状,分别具有对应于存储数据来设定阻抗值的存储部;多个位线,对应于各存储器单元列来配置,分别连接对应列的存储器单元;多个源极线,对应于各存储器单元行来配置,分别连接对应行的存储器单元;写入电路,在数据写入时,向选择列的位线传递对应于写入数据的电压;和源极线驱动电路,在所述数据写入时,以规定的时序向第1和第2电压电平驱动选择行的源极线,对应于经对应存储器单元流过所述选择列的位线和所述选择行的源极线之间的电流,设定所述对应的存储器单元的所述存储部的阻抗值。 | ||
地址 | 日本东京都 |