| 主权项 |
1.种数位式滤波器,系响应于一数位激发信号与若干代表滤波器系数之数位値工作,该滤波器之特征包括:(a)一乘法器电路;(b)一加法器/减法器电路,让电路在其第一输入端与所述乘法器电路之输出耦合;(c)第一延迟电路装置,与所述加法器/减法器电路之输出耦合;(d)第二延迟电路装置,经耦合而可接收来自所述加法器/减法器电路所输出之数据,与所述第二延迟电路装置相关之时间延迟较与所述第一延迟电路装置相关之时间延迟为长;(e)闩扣存储装置,供暂时存储自所述第二延迟电路装置所输出之数据之用。(f)第一转接装置,以选择方式将所述闩扣存储装置之输出、所述第一延迟电路装置之输出与所述加法器/减法器电路之输出等耦合至所述乘法器电路之第一输入;(g)第二转接装置,以选择方式将所述闩扣存储装置之输出、所述加法器/减法器电路之输出与所述第二延迟电路装置之输出等耦合至所述加法器/减法器电路之第二输入;及(h)一记忆装置,系耦合至所述乘法器电路之第二输入,用以存储代表诸滤波器系数之所述数位値。2.依据上述请求专利部份第l项所述之数位式滤波器,其中所述之第二转接装置更可以选择方式将激发信号耦合至所述加法器/减法器电路之第二输入。3.依据上述请求专利部份第2项所述之数位式滤波器,其中所述之乘法器电路与加法器/减法器电路系以并行方式分别在其输入端与输出端接收与发送数据。4.依据上述请求专利部份第3项所述之数位式滤波器,其中之激发信号系每一周更新一次,其中之一周包括若干期间,及其中所述之乘法器电路系在每一期间启动一次新的乘法运算,但完成一次乘法运算仍需若干个期间。5.依据上述请求专利部份第4项所述之数位式滤波器。其中所述之乘法器为一阵列式乘法器。6.依据上述请求专利部份第5项所述之数位式滤波器,其中在每一周中之期间数等于滤波器系数数目之两倍。7.依据上述请求专利部份第6项所述之数位式滤波器,其中所述阵列式乘法器完成一乘法运算所需之期间数等于滤波器系数数目减2。8.依据上述请求专利部份第7项所述之数位式滤波器,其中所述闩扣存储装置之输出系耦合至一数位一类比变换器,及所述之数位式滤波器系使用于一语音合成电路中。9.依据上述请求专利部份第1项所述之数位式滤波器,其中所述第一转接装置又以选择方式将激发信号耦合至所述乘法器电路之第一输入及其中之一数位放大信号系输入至所述记忆装置。10.依据上述请求专利部份第9项所述之数位式滤波器,其中所述之乘法器电路与加法器/减法器电路系以并行方式分别在输入端与输出端接收及发送数据。11.依据上述请求专利部份第10项所述之数位式滤波器,其中该激发信号系每一周更新一次,其中之一周包括若干期间,及其中所述之乘法器系在每一期间启动一项新的乘法运算,但完成一项乘法运算仍需若干个期间。12.依据上述请求专利部份第ll项所述之数位式滤波器,其中所述之乘法器为一阵列式乘法器。13.依据上述请求专利部份第12项所述之数位式滤波器,其中在每一周中之期间数等于滤波器系数数目之两倍。14.依据上述请求专利部份第13项所述之数位式滤波器,其中所述之阵列式乘法器完成一乘法运算所需之期间数等于滤波器系数数目减2。15.依据上述请求专利部份第14项所述之数位式滤波器,其中所述之闩扣存储装置之输出系耦合至一数位一类比变换器,及所述之数位式滤波器系使用于一语音合成电路中。16.依据上述请求专利部份第l项所述之数位式滤波器,其中所述之乘法器电路为一阵列式乘法器,以并行方式在其诸输入端上接收数据。17.依据上述请求专利部份第16项所述之数位式滤波器,其中之激发信号系每一周更新一次,其中之一周包括若干期间,及其中所述之阵列式乘法器系在每一期间启动一次新的乘法运算,但完成一次乘法运算仍需若干个期间。18.依据上述请求专利部份第17项所述之数位式滤波器,其中在每一周中之期间数等于滤波器系数数目之两倍。19.依据上述请求专利部第18项所述之数位式滤波器,其中所述之第二转接装置又以选择方式将激发信号耦合至所述加法器/减法器电路之第二输入端。20.依据上述请求专利部份第19项所述之数位式滤波器,其中所述闩扣存储装置之输出系耦合至一数位一类比变换器,及所述数位式滤波器系使用于一语音合成电路中。21.依据上述请求专利部份第18项所述之数位式滤波器,其中所述第一转接装置又以选择方式将激发信号耦合至所述阵列式乘法器之第一输入端及其中之一数位放大信号系输入至所述之记忆装置。22.依据上述请求专利部份第21项所述之数位式滤波器,其中所述闩扣存储装置之输出系耦合至一数位一类比变换器,及所述数位式滤波器系使用于一语音合成电路中。23.一种语音合成电路用之数位式滤波器,响应于.一数位激发信号与若干代表滤波器系数之数位値工作,该滤波器之特征包括:(a)一乘法器电路;(b)一加法器/减法器电路,该电路在其第一输入端与所述乘法器电路之输出耦合;(c)延迟电路装置,与所述加法器/减法器电路之输出耦合;(d)闩扣存储装置,供暂时存储自所述延迟电路装置所输出之数据之用;(e)第一转接装置,以选择方式将所述闩扣存储装置之输出、所述延迟电路装置之输出与所述加法器/减法器电路之输出等耦合至所述乘法器电路之第一输入端;(f)第二转接装置,以选择方式将所述闩扣存储装置之输出、所述加法器/减法器电路之输出与所述延迟电路装置之输出等耦合至所述加法器/减法器电路之第二输入端;及(g)一记忆装置,系耦合至所述乘法器电路之一第二输入端,用以存储代表诸滤波器系数之所述数位値;(h)数位一类比变换器装置,该装置系耦合至所述闩扣存储装置。24.依据上述请求专利部份第23项所述之数位式滤波器,其中所述之第二转接装置又以选择方式将激发信号藕合至所述加法器/减法器电路之第二输入端。25.依据上述请求专利部份第24项所述之数位式滤波器,其中之激发信号系每一周更新一次,其中之一周包括若干期间,及其中所述之乘法器电路系在每一期间启动一次新的乘法运算,但完成一次乘法运算仍需若干个期间。26.依据上述请求专利部份第25项所述之数位式滤波器,其中所述之乘法器电路为一阵列式乘法器。27.依据上述请求专利部份第23项所述之数位式滤波器,其中所述延迟电路装置包括第一与第二延迟电路装置,与所述第二延迟电路相关之时间延迟较与所述第一延迟电路装置相关之时间延迟为长,其中所述闩扣存储装置系供暂时存储自所述第二延迟电路装置所输出之数据之用,其中所述第一转接装置,系以选择方式将所述第一延迟电路装置之输出耦合至所述乘法器电路之第一输入端及其中所述第二转接装置,系以选择方式将所述第二延迟电路之输出耦合至所述加法器/减法器电路之所述第二输入端。28.依据上述请求专利部份第23项所述之数位式滤波器,其中所述第一转接装置又以选择方式将激发信号耦合至所述乘法器电路之第一输入端及其中之一数位放大信号系输入至所述之记忆装置。29.依据上述请求专利部份第28项所述之数位式滤波器,其中该激发信号系每一周更新一次,其中之一周包括若干期间,及其中所述之乘法器电路系在每一期间启动一项新的乘法运算,但完成一项乘法运算仍需若干个期间。30.依据上述请求专利部份第29项所述之数位式滤波器,其中所述之乘法器为一阵列式乘法器。31.一种产生复式波形的方法,此一波形系由一数位激发信号并使用甚多代表滤波器系数之数位値所产生,所述数位激发信号系每一周更新一次,且所述之每一周具有若干期间,所述方法之特征包括以下各步骤:(a)启动一乘法运算,每一周每一期间各一次,由乘法器施行,所述乘法器需若干个期间始能完成一乘法运算;(b)供应经选择而可代表滤波器系数之数位値至所述乘法器之第一输入端,且至少在每一周之大多数期间中供应之;(c)启动一算术运算,每一周每一期间各一次,在一加法器/减法器装置中施行,其所传送至乘法器之输出提供该加法器/减法器装置之一输入;(d)暂时将该加法器/减法器装置之输出存储于一记忆器中;(e)暂时将由所述记忆器中所选出之数据存储于一闩扣记忆装置中;(f)以选择方式将所述闩扣记忆装置、所述记忆器与所述加法器/减法器装置等所输出之数据供应至所述乘法器之一第二输入端;及(g)以选择方式将所述加法器/减法器装置、所述记忆装置与所述闩扣记忆装置等所输出之数据供应至所述加法器/减法器装置之另一输入端。32.依据上述请求专利部份第31项所述之方法,其中所述之记忆装置具有一第一输出,相当于一个期间之暂时存储量及一第二输出,相当于若干个期间之暂时存储量,其中所述之闩扣记忆装置系暂时存储由所述记忆器之第二输出所选出之数据,其中由所述记忆器以选择方式所提供并供应至所述乘法器之第二输入端者,系由所述记忆器之所述第一输出所供应,及其中由所述记忆器以选择方式供应至所述加法器/减法器装置之数据,系由所述记忆器之第二输出所提供。33.依据上述请求专利部份第32项所述之方法,其中之数位値系代表N个滤波器系数及其中之每一周均有2N个期间。34.依据上述请求专利部份第33项所述之方法,其中所述之乘法器完成一次乘法运算需N-2个期间。35.依据上述请求专利部份第34项所述之方法,其中以选择方式提供若干虚重复输出至所述加法器/减法器装置之另一输入端之步骤,包括以选择方式将激发信号供应至所述加法器/减法器装置之该另一输入端在内。36.依据上述请求专利部份第34项所述之方法,其中以选择方式将来自若干重复输出中之数据供应至所述乘法器之第二输入之步骤,包括将激发信号供应至所述乘法器之第二输入在内,且所述方法又包括供应一数位放大因数至所述乘法器之第一输入之该步骤在内。37.一种数位式滤波器,响应于期间计时信号与若干代表滤波器系数之数位値而工作,所述滤波器系与一N级之格子型滤波器相当,其特征包括:(a)一具有M级之阵列式乘法器;(b)一加法器/减法器电路,在其第一输入端上与所述乘法器之输出耦合;(c)第一延迟电路装置,具有一项N-M-2个期间之时间延迟,且与所述加法器/减法器电路之输出耦合;(d)第二延迟电路装置,系与所述第一延迟电路装置之输出耦合;(e)第三延迟电路装置,系与所述第二延迟电路装置之输出耦合,与所述第三延迟电路装置相关之时间延迟等于N+M-l个期间;(f)闩扣存储装置,供暂时存储由所述加法器/减法器电路所选出之输出数据之用;(g)第一转接装置,以选择方式将所述闩扣存储装置之输出、所述第二延迟电路装置之输出与所述第一延迟电路装置之输出等耦合至所述乘法器电路之一第一输入端;(h)第二转接装置,以选择方式将所述闩扣存储装置之输出、所述加法器/减法器电路之输出与所述第三延迟电路装置之输出等耦合至所述加法器/减法器电路之一第二输入端;及(i)一项装置,耦合至所述乘法器电路之一第二输入端,藉以代表诸滤波器系数之所述数位値。38.一种数位式滤波器,向应于一数位激发信号与若干代表滤波器系数之数位値而工作,所述滤波器之特征包括:(a)一第一记忆器,用以存储所述之若干数位直;(b)一乘法器电路;(c)第一电路装置,用以耦合所述第一记忆器与所述乘法器电路;(d)一算术电路,具有一耦合至所述乘法器电路之输入;(e)一第二记忆器,用以存储由所述算术电路所输出之数据;及(f)第二电路装置,用以将所述第二记忆器与所述算术电路之诸输出以选择方式耦合至所述乘法器电路之一输入端。39.依据上述请求专利部份第38项所述之滤波器,其中所述之第二记忆器包括第一与第二延迟电路装置。与所述第二延迟电路装置相关之时闲延迟较与所述第一延迟电路装置相关之时间延迟为长,及其中所述之第二电路装置系以选择方式将所述第一与第二延迟电路装置之输出耦合至所述乘法器电路。40.依据上述请求专利部份第39项所述之滤波器,其中所述之第二记忆器更包括闩扣存储装置,供暂时存储由所述算术电路所输出之数据,及其中所述之第二电路装置又以选择方式将所述闩扣装置之输出耦合至所述乘法器电路。41.依据上述请求专利部份第40项所述之滤波器,其中所述之激发信号系藉所述第二电路装置耦合至所述乘法器电路,及其中与所述激发信号相关之放大因素系随同所述数位値而存储于所述第一记忆器中。42.依据上述请求专利部份第41项所述之滤波器,其中每一数位値系在若干个周中更新一次,及其中之该激发信号系每一周更新一次,其中之一周包括若干期间,及其中该乘法器系在每一期间启动一项新的乘法运算,但完成一项乘法运算需若干个期间。43.依据上述请求专利部份第40项所述之滤波器,其中该激发信号系耦合至所述算术电路。44.依据上述请求专利部份第43项所述之滤波器,其中每一数位値系在若干个周中更新一次,及其中之该激发信号系每一周更新一次,其中之一周包括若干期间。及其中该乘法器电路系在每一期间启动一项新的乘法运算,但完成一项乘法运算需若干个期间。45.依据上述请求专利部份第40项所述之滤波器,又包括第三电路装置,以选择方式将所述闩扣存储装置、所述第二延迟电路装置、与所述算术电路等之输出耦合至所述算术电路之一输入端。46.一项用以产生类似人类声音之装置,系响应于一数位激发数据与数位滤波器系数数据而工作,该装置之特征包括:(a)一第一记忆器,用以存储所述之系数数据;(b)一乘法器电路;(c)第一电路装置,用以耦合所述记忆器与所述乘法器电路;(d)一算术电路,具有一耦合至所述乘法器电路之输入;(e)一第二记忆器,用以存储出所述算术电路所输出之数据;及(f)第二电路装置,用以将所述第二记忆器与所述算术电路之诸输出以选择方式耦合至所述乘法器电路之一输入端;(g)变换器装置,系耦合至所述记忆装置之输出,用以将存储于所述第二记忆器中之诸数位値变换为类比式且经选择之信号数据;及(h)一个音圈,用以将所述类比信号变为声音。47.依据上述请求专利部份第46项所述之装置,其中所述之第二记忆器包括第一与第二延迟电路装置,与所述第二延迟电路装置相同之时间延迟较与所述第一延迟电路装置相关之时间延迟为长,及其中所述之第二电路装置系以选择方式将所述第一与第二延迟电路装置之输出耦合至所述乘法器电路。48.依据上述请求专利部份第47项所述之装置,其中所述之第二延迟电路装置更包括闩扣存储装置,供暂时存储由所述算术电路所输出之数据,及其中所述之第二电路装置又以选择方式将所述闩扣装置之输出耦合至所述乘法器电路。49.依据上述请求专利部份第48项所述之装置,其中所述之变换装置系耦合至所述闩扣存储装置之输出端。50.依据上述请求专利部份第49项所述之装置,其中所述之激发信号系藉所述第二电路装置耦合至所述乘法器电路,及其中与所述激发信号相关之放大因素系随同所述系数値而存储于所述第一记忆器中。51.依据上述请求专利部份第50项所述之装置,其中所述之数位滤波器系数数据代表若干滤波器系数,其中每一滤波器系数在若干个周中更新一次,其中之激发数据系每一周更新一次,其中之每一周包括若干期间及其中之乘法器电路每一期间启动一项新的乘法运算,且完成一项乘法运算需若干个期间。52.依据上述请求专利部份第49项所述之装置,其中所述之激发数据系施加于所述之算术电路。53.依据上述请求专利部份第52项所述之装置,其中所述之数位滤波器系数数据代表若干滤波器系数,其中每一滤波器系数在若干个周中更新一次,其中之激发数据系每周更新一次,其中每一周包括若干期间及其中之乘法器电路系每一期间启动一项新的乘法运算,且完成一项乘法运算需若干个期间。54.依据上述请求专利部份第49项所述之装置,又包括第三电路装置,以选择方式将所述闩扣存储装置、所述第二延迟电路装置、与所述算术电路等之输出耦合至所述算术电路之一输入端。55.一种藉数位滤波器系数产生拟似人类语音之方法,所述方法之特征包括下列各步骤:(a)藉一电子乘法器重复启动一乘法运算,所述乘法器具有第一与第二输入;(b)重复将所述诸数位滤波器系数耦合至所述电子乘法器之所述第一输入,唯至少应包括所选出之诸系数中某一系数所被选出之部份;(c)藉一电子加法器重复启动一算术运算,所述之加法器具有一第一输入,经耦合而可接收来自所述电子乘法器之输出数据;(d)以选择方式将所述电子加法器之输出耦合至所述电子乘法器之第二输入与所述电子加法器之第二输入;(e)暂时存储自所述电子加法器所输出之数据;及(f)以选择方式将暂时存储之数据变换为拟似人类之语音。56.依据上述请求专利部份第55所述之方法,又包括可重复将一激发信号中所选出之部份耦合至所述电子乘法器第一输入之诸步骤,所述激发信号系与所述数位滤波器系数相间插。57.依据上述请求专利部份第55项所述之方法,又包括下述各步骤:(a)产生一胡乱信号;(b)产生一周期信号;及(c)以选择方式将所述胡乱信号或所述周期信号中所选定之部份耦合至所述电子乘法器之第一输入,所施加之信号系与所述滤波器系数相间插。58.依据上述请求专利部份第57项所述之方法,其中所述之周期信号为一重复发生之唧声信号。59.依据上述请求专利部份第55项所述之方法,又包括以选择方式将暂时存储之数据耦合至所述电子乘法器之第二输入与所述电子加法器之第二输入之步骤。60.依据上述请求专利部份第59项所述之方法,又包括可重复将一激发信号中所选出之部分耦合至所述电子乘法器第一输入之诸步骤,所述激发信号系与所述数位滤波器系数相间插。61.依据上述请求专利部份第59项所述之方法,又包括下述各步骤:(a)产生一胡乱信号;(b)产生一周期信号;及(c)以选择方式将所述胡乱信号或所述周期信号中所选定之部份耦合至所述电子乘法器之第一输入,所施加之信号系与所述滤波器系数相间插。62.一个用以产生一拟似人类声音之电子系统,系响应于一数位激发信号与诸数位系数信号而工作,所述系统之特征包括:(a)一乘法器电路,具有第一与第二输入;(b)用以将诸数位系数信号中所选出之某一信号中之被选出部份与数位激发信号耦合至所述第一输入之装置;(c)一算术电路,具有一输入,经耦合而可接收自所述乘法器电路所输出之数位数据;(d)一记忆器,用以存储自所述算术电路所输出之数位数据;(e)电路装置,供以选择方式将所述记忆器与所述算术电路之输出耦合至所述第二输入;(f)用以将自所述记忆器所输出且经选择之数位値变换为一类比信号;及(g)音圈装置,可将所述类比信号变为声音。63.依据上述请求专利部份第62项所述之系统,其中所述之记忆器包括第一与第二记忆器,用以暂时存储自所述算术电路所输出且经选择之数位数据,所述第二记忆器暂时可存储所述数位数据之峙间,较所述第一记忆器所能存储者为长,及其中所述电路装置系以选择方式将所述第一记忆器之输出耦合至所述第二输入。64.依据上述请求专利部份第63项所述之系统,又包括转接装置,供以选择方式将所述第二记忆器之输出耦合至所述算术电路之另一输入。65.依据上述请求专利部份第64项所述之系统,其中所述之记忆器又包括闩扣存储装置,以供暂时存储自所述算术电路所输出之且经选择之数位数据之用,所述闩扣存储装置之输出系以选择方式耦合至所述变换装置、所述算术电路之另一输入端与所述第二输入端。66.依据上述请求专利部份第65项所述之系统,又包括可供以选择方式将所述算术电路之输出耦合至所述算术电路之另一输入端之装置。67.依据上述请求专利部份第65项所述之系统,其中所述之乘法器为一阵列式乘法器。68.依据上述请求专利部份第62项所述之系统,其中所述之乘法器为一阵列式乘法器。69.一个用以产生拟似人类声音之电子系统,响应于代表诸滤波器系数之数位値、音调、与大小、及一有声/无声参数而工作,所述系统之特征包括:(a)用以产生一胡乱信号之装置;(b)响应于所述代表音调之数位値之装置,用以产生一周期信号,其周期与所述代表音调之数位値之大小相关;(c)一阵列式乘法器;(d)电路装置,可响应于所述有声/无声参数工作,并用以将若非所述胡乱信号即所述周期信号耦合至所述阵列式乘法器;(e)用以将所述诸代表大小与滤波器系数之诸数位个耦合至所述乘法器之装置;(f)算术与记忆装置,系耦合至所述阵列乘法器之输出,以便对来自所述阵列式乘法器之输出数据施行算术运算,且用以供此类算术运算中之至少一部份结果之暂时存储;及(g)用以将暂时存储于所述算术与记忆装置中之至少一部份结果变换为可闻之声音。70.依据上述请求专利部份第69项所述之系统,其中所述代表大小与滤波器系数之诸数位値系以相互间插方式施加于所述阵列式乘法器之一输入端,及其中所述之电路装置系耦合至所述阵列式乘法器之另一输入端。71.依据上述请求专利部份第70项所述之系统,其中所述之装置用以产生一周期信号并又重复产生一卿声函数。72.一种数位式滤波器,响应于一激发信号与若干代表滤波器系数之数位値而工作,所述滤波器系制作于一单片之积体电路晶方上,其特征包括:(a)一数位式阵列乘法器,以积体方式制作于所述晶方上;(b)耦合装置,以积体方式制作于所述晶方上,供将所述滤波器系数耦合至所述乘法器电路之一个输入端;(c)算术装置,以积体方式制作于所述晶方上,供对自所述数位乘法器所输出之数据施行算术运算;及(b)滤波器输出装置,以积体力式制作于所述之晶方上,供上述由所述算术装置所获之运算结果中所选择之一部分结果之输出用。73.依据上述请求专利部份第72项所述之数位式滤波器,又包括:(a)第一延迟电路装置,以积体方式制作于所述晶方上,供所述算术装置所施行之算术运算之结果中之至少一部份结果之暂时存储用。(b)第一转接装置,以积体方式制作于所述晶方上,以选择方式将所述第一延迟电路装置之输出耦合至所述乘法器电路之另一输入端。74.依据上述请求专利部份第73项所述之系统,又包括:(a)第二延迟电路装置,以积体方式制作于所述晶方上,供所述算术装置所施行之算术运算之结果中至少一部份结果之暂时存储,所述之第二延迟电路装置存储所述结果之期间较所述第一延迟电路装置所能存储者为长;及(d)第二转接装置,以积体方式制作于所述晶方上,以选择方式将所述第二延迟电路装置之输出耦合至所述算术装置之一输入。75.依据上述请求专利部份第74项所述之系统,又包括以积体方式制作于所述晶方上之第三转接装置,以选择方式将所述算术装置之输出耦合至其一输入端。76.依据上述请求专利部份第75项所述之系统,又包括以积体方式制作于所述晶方上之第四转接装置,以选择方式将所述数位激发信号耦合至所述乘法器电路之另一输入端。77.依据上述请求专利部份第76项所述之系统,其中所述之数位滤波器又可响应于一数位振幅信号工作,及其中所述之耦合装置包括用以将所述数位振幅信号连同所述滤波器系数耦合至所述乘法器电路之装置。78.依据上述请求专利部份第75项所述之系统,又包括以积体方式制作于所述晶方上之第四转接装置,以选择方式将所述数位激发信号耦合至所述算术电路。79.一种产生拟似人类声音之方法,系由一电子滤波器中之一数位激发信号、一数位振幅信号与N个数位滤波器系数所产生,所述方法之特征包括下列各步骤:(a)藉一乘法器重复启动2N个乘法运算,且在上述2N个乘法运算中,除其中之一个数位滤波器系数当作运算子外,全部系数使用二次,所述之其中之一个数位滤波器系数则在2N个乘法运算中,只当作运算子使用一次,及在2N个运算中,所述之数位振幅信号亦仅当作运算子使用一次;(b)在一算术电路中重复启动一项算术运算,并在上述算术运算中以乘法运算之结果当作运算子;(c)将自算术电路输出且经选择之数据予以暂时存储;(d)重复使用由算术电路所输出暂存数据、在所述2N个运算之N个运算中、作为所述乘法器之另一个运算子;(e)重复使用出算术电路所输出之暂存数据、在所述2N个运算之N-l个运算中,将其作为所述乘法器之另一个运算子;(f)重复使用数位激发信号为所述乘法器之另一个运算子,但在2N个运算中之每一个运算中仅使用一次,所述数位振幅信号再与所述数位激发信号相乘;及(g)将经由所述算术电路所施行之算术运算之结果,选择若干变为声音。 |
