System for the detection of programmable stop codes in a data transfer between a local microprocessor memory and a peripheral unit in a processor system using a direct access circuit to a local memory.

摘要

L'invention concerne un système de détection de codes d'arrêts programmables dans un échange de données entre la mémoire locale (M1) d'un microprocesseur (MP1) et un périphérique (P1), dans un ensemble processeur utilisant un circuit (DMA1) de demande d'accès direct à la mémoire locale. Ce circuit est caractérisé en ce qu'il comprend une mémoire (M) à accès aléatoire recevant les données (D0, . . . D7) sur des entrées d'adressage et un élément binaire d'adresses (A0) sur une entrée (DIN) de données, un circuit de commande (C) de validation et d'écriture de la mémoire (M), ce circuit recevant du microprocesseur (MP1) ou du circuit de demande d'accès (DMA1), des signaux (IOR, IOW, ES) relatifs aux opérations d'entrée-sortie et au décodage de poids d'adresses, et un circuit de test (T) relié à la mémoire (M) pour tester la valeur binaire déterminée par les signaux de données (D0, . . . D7) enregistrées dans la mémoire (M). Application à la gestion des échanges de données dans un ensemble processeur.