一种基于CMOS工艺的QETFF电路单元

摘要

本发明创造了一种基于CMOS工艺的QETFF电路单元，该电路单元主要由uMUX电路模块组成，uMUX电路模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管；该QETFF电路单元的优点是：在保证功能正确的前提下，跟现有电路相比少用了8个MOS管，降低了电路的复杂度；而且经分析比较表明，本发明的QETFF电路的关键路径比现有电路缩短了一半，且电路中各个数据输出路径的长度均一，避免了现有电路中各个数据输出路径的长度不一的问题。

主权项

一种QETFF电路单元主要由一种基于三值选择控制信号TCLK的二选一数据选择器uMUX构成，所述uMUX有两个三值数据输入端D_0/2和D₁，一个三值数据输出端Y和一个接三值选择控制信号的输入端TCLK；所述uMUX的输出信号Y在控制信号a和b的控制下输出，输出信号Y与控制信号a和b之间的CMOS电路连接为：一个源极接所述输入端D_0/2且栅极接控制信号a的阈0.5的NMOS管记为N1，一个源极接所述输入端D_0/2且栅极接控制信号b的阈‑0.5的PMOS管记为P1，一个源极接所述输入端D₁且栅极接控制信号a的阈‑0.5的PMOS管记为P2，一个源极接所述输入端D₁且栅极接控制信号b的阈0.5的NMOS管记为N2，一个漏极接控制信号b的阈‑1.5的PMOS管记为P3，一个漏极接控制信号b的阈0.5的NMOS管记为N3，所述N1、P1、N2和P2的漏极都接输出信号Y，所述N3的源极和栅极分别接地和控制信号a，所述P3的源极和栅极分别接逻辑值2和控制信号a；所述uMUX的特征在于由三值选择控制信号TCLK产生所述控制信号a的CMOS电路部分，其连接为：一个栅极接三值选择控制信号TCLK的阈‑1.5的PMOS管记为P4，一个栅极接三值选择控制信号TCLK的阈‑0.5的PMOS管记为P5，一个栅极接三值选择控制信号TCLK的阈1.5的NMOS管记为N4，一个栅极接三值选择控制信号TCLK的阈0.5的NMOS管记为N5，所述P4的源极和漏极分别接逻辑值2和控制信号a，所述P5的源极接逻辑值2，所述N4和N5的源极都接地，将所述P5的漏极和所述N4的漏极连接在一起的接点记为c，栅极接所述接点c的阈‑1.5的PMOS管记为P6，栅极接所述接点c的阈0.5的NMOS管记为N6，所述P6的源极和漏极分别接逻辑值2和控制信号a，所述N6的源极和漏极分别接所述N5的漏极和控制信号a，所述逻辑值2代表电压值5.0V，所述阈0.5和1.5分别代表NMOS管的阈值电压1.25V和3.75V，所述阈‑0.5和‑1.5分别代表PMOS管的阈值电压1.25V和3.75V。