发明名称 LAMINATED SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
摘要 적층 반도체 집적 회로 장치에 관한 것이며, 염가의 구성으로 적층을 위한 3차원 스페이스를 작게 함과 함께, 충분한 전원 품질을 제공한다. 제1 반도체 집적 회로 장치에 제1 반도체 기체를 두께 방향으로 관통함과 함께, 제1 전원 전위에 접속하는 제1 관통 반도체 영역과, 제2 전원 전위에 접속하는 제2 관통 반도체 영역을 형성하고, 제1 관통 반도체 영역과 제2 관통 반도체 영역에 각각 접속하는 제1 전극 및 제2 전극을 갖는 제2 반도체 집적 회로 장치를 적층한다.
申请公布号 KR20160130844(A) 申请公布日期 2016.11.14
申请号 KR20167027910 申请日期 2014.12.26
申请人 THRUCHIP JAPAN, INC. 发明人 KURODA TADAHIRO
分类号 H01L25/00;H01L21/48;H01L23/00;H01L23/64 主分类号 H01L25/00
代理机构 代理人
主权项
地址