| 主权项 |
2.如申请专利范围第1项所述之方法,其中,在步骤c,该闸极氧化层上之复晶矽层厚度为800埃。3.如申请专利范围第1项所述之方法,其中,步骤d,作为闸极电极之复晶矽层,长度系介于1.2-1.5m之间。4.如申请专利范围第1项所述之方法,其中,步骤d,离子布植程序为植入N型的磷离子,布植能量约50KeV,植入离子量约310@su1@su3atoms/cm@su2。5.如申请专利范围第1项所述之方法,其中,步骤e,系以低压化学汽相沈积法来沈积一层厚度约1000埃至3000埃的氧化层。6.如申请专利范围第1项所述之方法,其中,步骤g、j,离子布植程序为植入N型的砷离子,布植能量约50KeV至100KeV,植入离子量约110@su1@su5至110@su1@su6atoms/cm@su2。7.如申请专利范围第1项所述之方法,其中,步骤h,系利用溅镀沈积法在一般功能元件区表面沈积一厚度约300埃至800埃的金属钛。8.如申请专利范围第1项所述之方法,其中,步骤h,该蚀刻程序为湿蚀刻,其以NH@ss4/H@ss2O@ss2/H@ss2O之比値为1:1:5-10之溶液进行选择性蚀刻。9.如申请专利范围第1项所述之方法,其中,步骤j,该抗静电损伤元件区之浓掺杂区系包含原先的淡掺杂区。10.一种抗静电损伤元件之制造方法,适用于一矽基底上,其包括下列步骤:(a)形成场氧化层于该矽基底上以隔离出一般功能元件区及抗静电损伤元件区;(b)在该矽基底上形成闸极电极,并露出欲形成一般功能元件区和抗静电损伤元件区之源/汲极的矽基底表面,同时对其施以一离子布植程序以形成淡掺杂区;(c)形成一氧化层于该一般功能元件区及抗静电损伤元件区表面;(d)在抗静电损伤元件区表面之氧化层上涂覆第一光阻,利用一层抗静电损伤元件之光罩定义图案然后蚀刻,在一般功能元件区形成一淡掺杂源极/汲极结构,去除该抗静电损伤元件区之氧化层上的第一光阻;(e)利用一层金属材料,而在该一般功能元件区之淡掺杂源极/汲极结构上施以自我对准矽化物制程,以分别在该闸极电极,及露出之源/汲极表面形成自我对准之金属矽化物层;(f)在一般功能元件区之表面上涂覆第二光阻,利用该层抗静电损伤元件之光罩定义图案然后蚀刻,去除在抗静电损伤元件区表面之氧化层;(g)利用该抗静电损伤元件区之闸极电极作罩幕,进行离子布植程序以形成浓掺杂区,去除该一般功能元件区上的第二光阻,完成元件之制造。11.如申请专利范围第10项所述之方法,其中,步骤b,离子布植程序为植入N型的磷离子,布植能量约50KeV,植入离子量约310@su1@su3atoms/cm@su2。12.如申请专利范围第10项所述之方法,其中,步骤c,系以低压化学汽相沈积法来沈积一层厚度约1000埃至3000埃的氧化层。13.如申请专利范围第10项所述之方法,其中,步骤e,所用之金属材料可为钛、钴、白金等之群组。14.如申请专利范围第10项所述之方法,其中,步骤g,离子布植程序为植入N型的砷离子,布植能量约50KeV,植入离子量约110@su1@su5至110@su1@su6atoms/cm@su2。15.如申请专利范围第10项所述之方法,其中,步骤g,该抗静电损伤元件区之浓掺杂系包含原先的淡掺杂区。16.如申请专利范围1至15项之一所述之方法,其中,该第一光阻及第二光阻属且互补感光特性的材料。17.如申请专利范围第16项所述之方法,其中,该第一光阻为正光阻,而第二光阻为负光阻。图示简单说明:第1(a)至1(c)图为剖面示意图,其绘示一种习知抗静电损伤元件之制造流程;及第2(a)至2(e)图为剖面示意图,其绘示本发明之一种抗静 |
