发明名称 免除通道窗口产生杂质之方法
摘要 本案系关于一种免除通道窗口(Via hole)产生杂质之方法,其系可用于一双金属层金氧半场效应电晶体(doublemetal MOSFET) 之制程中,该方法包括:a)覆盖一SOG层于位于一第一金属层上方之一第一绝缘层(dielectric layer)表面,以达成该第一绝缘层表面平坦化(planarization)之目的;b)将该SOG层部份蚀刻(partially etch),以降该SOG层之厚度;c)布植分子量大于50AMU以上之重离子(heavy ion)于该SOG层表面; d)沈积一第二绝缘层于经该重离子布植之该SOG层上方;e)于该第二绝缘层上方遂行光学微影技术及蚀刻动作,以去除该第二绝缘层及该SOG层之部份区域,俾暴露出该第一金属层之部份区域而形成一通道窗口;f)形成一第二金属层于该第二绝缘层上方及该通道窗口中;以及g)于该第二金属层上方遂行光学微影技术及蚀刻动作,以去除该第二金属层之部份区域,俾形成该双金属层金氧半场效应电晶体;藉本案可得一免除于遂行该第二金属层溅镀程序时所引起之杂质残留于该通道窗口中之制程。
申请公布号 TW305056 申请公布日期 1997.05.11
申请号 TW084101010 申请日期 1995.02.07
申请人 联华电子股份有限公司 发明人 徐震球;张崇德;杨明宗;潘鸿赐
分类号 H01L21/20 主分类号 H01L21/20
代理机构 代理人 蔡清福 台北巿忠孝东路一段一七六号九楼
主权项 1.一种免除通道窗口(via hole)产生杂质之方法,其系可用于一双金属层金氧半场效应电晶体(double metalMOSFET)之制程中,该方去包括:(a)覆盖一SOG层于位于一第一金属层上方之一第一绝缘层(dielectric layer)表面,以达成该第一绝缘层表面平坦化(planarization)之目的;(b)将该SOG层部份蚀刻(partially etch),以降低该SOG层之厚度;(c)布植分子量大于50AMU以上之重离子(heavy ion)于该SOG层表面;(d)沈积一第二绝缘层于经该重离子布植之该SOG层上方;(e)于该第二绝缘层上方遂行光学微影技术及蚀刻动作,以去除该第二绝缘层及该SOG层之部份区域,俾暴露出该第一金属层之部份区域而形成一通道窗口;(f)形成一第二金属层于该第二绝缘层上方及该通道窗口中;以及(g)于该第二金属层上方遂行光学微影技术及蚀刻动作,以去除该第二金属层之部份区域,俾形成该双金属层金氧半场效应电晶体。2.如申请专利范围第1项所述之免除通道窗口产生杂质之方法,其中于进行该步骤(a)之前,更包括步骤:(a1)形成一氮化矽层于一矽基材(silicon substrate)表面,且于所形成之该氮化矽层之部份区域,以回蚀刻(etching back)方式进行蚀刻处理;(a2)成长一场区氧化物(Field OXcide, FOX)层于该氮化矽层经蚀刻处理后所暴露出之矽基体上方;(a3)成长一闸氧化物层于该场区氧化物层及该氮化矽层上方;(a4)沈积一复晶矽层于该闸氧化物层上方,且遂行光学微影技术及蚀刻动作,以去除该复晶矽层之部份区域;(a5)沈积一氧化物层于该复晶矽层经蚀刻处理后所暴露出之闸氧化物层上方及未经蚀刻处理之复晶矽层上方,且遂行光学微影技术及蚀刻动作,以去除该氧化物层之部份区域,俾形成一接触窗口(contact hole);(a6)形成该第一金属层于未经蚀刻处理之氧化物层上方及该接触窗口中,且遂行光学微影技术及蚀刻动作,以去除该第一金属层之部份区域;以及(a7)形成该第一绝缘层于未经蚀刻处理之第一金属层上方及该第一金属层经蚀刻后所暴露出之氧化物层上方。3.如申请专利范围第2项所述之免除通道窗口产生杂质之方法,其中该步骤(a1)中未经蚀刻处理之氮化矽层,系供作源极/汲极之用。4.如申请专利范围第2项所述之免除通道窗口产生杂质之方法,其中该步骤(a4)中未经蚀刻处理之复晶矽层,系供作闸极之用。5.如申请专利范围第2项所述之免除通道窗口产生杂质之方法,其中该步骤(a6)中形成该第一金属层之技术系以溅镀(sputtering)方式完成。6.如申请专利范围第2项所述之免除通道窗口产生杂质之方法,其中该步骤(a7)中形成该第一绝缘层之方法,系以电浆强化化学气相沈积法(PECVD)沈积二氧化矽(SiO2),以形成厚度为1500/AA-5000/AA之该第一绝缘层。7.如申请专利范围第2项所述之免除通道窗口产生杂质之方法,其中该步骤(a7)中形成该第一绝缘层之方法,系以电子周波共振化学气相沈积法(ECR-CVD)沈积二氧化矽(SiO2),以形成厚度为1500/AA-5000/AA之该第一绝缘层。8.如申请专利范围第1项所述之免除通道窗口产生杂质之方法,其中于遂行该步骤(b)时,须控制蚀刻该SOG层之厚度,以使于欲形成该通道窗口处之SOG层之厚度至少为2500/AA。9.如申请专利范围第1项所述之免除通道窗口产生杂质之方法,其中该步骤(C)中之该重离子系指包括As+、Ar+、或BF+。10.如申请专利范围第1项所述之免除通道窗口产生杂质之方法,其中于遂行该步骤(c)中之布植技术时,其所须使用之布植能量范围约为20KeV-180KeV。11.如申请专利范围第1项所述之免除通道窗口产生杂质之方法,其中于该步骤(d)中系以二氧化矽(SiO2)、PSG或TEOS作为沈积材料,且形成一厚度为2000/AA-7000/AA之该第二绝缘层。12.如申请专利范围第1项所述之免除通道窗口产生杂质之方法,其中于该步骤(f)中形成该第二金属层之技术系以溅镀(sputtering)方式完成。图示简单说明:第一图:系以习知技术所形成之双金属层金氧半场效应电晶体之结构示意图。第二图(a)-(i):系本案之一较佳实施例流程示意图。请参阅第二图,其系以详细图示表达本案之一较佳实施例之流程示意图。图二(a)包括:于一矽基材1上所形成之一氮化矽层13、一场区氧化物层2.一隔离层3.一复晶矽层4.一第一金属层5以及一第一绝缘层6;其中于沈积该复晶矽层4前,须先沈积部份氧化物层(可称为闸氧化物层),以供隔离该氮化矽层13及该复晶矽层4之用,且于沈积该复晶矽层4后,须再行沈积另一部份氧化物层,以供隔离该复晶矽层4及该第一金属层5之用,是以沈积供隔离之用之所有氧化物层即为该隔离层3;当然,形成该图二(a)所示之半导体结构,系为熟知本技艺之人士所习知且能轻易完成,故即不再予以赘述。图二(b)包括:以电浆强化化学气相沈积法(PECVD)或电子周波共振化学气相沈积(ECR-CVD)沈积二氧化矽(SiO2),于该第一金属层5上方及该第一金属层部份区域经蚀刻去除后所暴露出之该隔离层3部份区域之上方形成厚度为1500/AA-5000/AA之一第一绝缘层6。图二(c)包括:于该第一绝缘层6上方覆盖一SOG层7,以遂行平坦化之目的。图二(d)包括:以部份回蚀刻(partially etchingback)方式于该SOG层7上方进行回蚀刻程序,俾以控制将来欲形成一通道窗口(via hole)处之SOG层之厚度维持2500/AA以内。图二(e)包括:将As+,Ar+或BF2+等分子量大于50AMU以上之重离子,以离子布植技术于布植能量范围约为20KeV-180KeV下,布植于该SOG层7表面处,以将该SOG层7转变成斥水性,俾于后续遂行溅镀一第二金属层10时,该SOG层7不致释出水份而形成杂质。图二(f)包括:于经重离子布植之该SOG层7上方沈积二氧化矽(SiO2)、PSG或TEOS作为沈积材料,且形成厚度为2000/AA-7000/AA之一第二绝缘层8。图二(g)包括:以光学微影技术于该第二绝缘层8上方进行蚀刻处理,以去除该第二绝缘层8及该SOG层7之部份区域,而得以暴露出该第一金属层5之部份区域,俾形成该通道窗口9,且该通道窗口9将无杂质残留于其中。图二(h)包括:溅镀(sputter)该第二金属层10于该第二绝缘层8上方及该通道窗口9中。图二(i)包括:于该第二金属层10之部份区域以光学微影技术进行蚀刻动作,俾形成该双金属层金氧半场效应电晶体。
地址 新竹科学工业园区工业东三路三号