| 主权项 |
1.一种控制停顿时钟的电脑系统,其包括:一CPU;一闲置检测器,其检测在一预设时间周期内使用者是否无输入讯号,且输出一第一及第二控制讯号;一处理装置,其接受该闲置检测器的第一与第二控制讯号及该电脑系统的第三控制讯号,且输出一停顿时钟中断讯号;及该CPU被安排成根据从该处理装置传送过来的该停顿时钟讯号而设定或清除停顿时钟中断模式,藉以变更该CPU的时钟速度。2.如申请专利范围第1项之控制停顿时钟的电脑系统,其中:该闲置检测器被设计成允许使用者藉由使用短接片随意设定用来决定一系统的闲置状态的预设时间。3.如申请专利范围第1项之控制停顿时钟的电脑系统,其中:该第一控制讯号系一低准位讯号,该第二控制讯号系一高准位讯号,以及该第三控制讯号系一高准位讯号,供该CPU进入该停顿时钟中断模式之用。4.如申请专利范围第1项之控制停顿时钟的电脑系统,其中:该电脑系统在该三种讯号之中选取一讯号,当使CPU进入该停顿时钟中断模式时,将该一被选取的讯号反向,而使该CPU清除该停顿时钟中断讯号。5.一种控制电脑系统的停顿时钟的方法,该系统含有一具有一时钟及一控制器及一可接受使用者输的CPU,包含:一个设定停顿时钟中断的程序,包括:一第一步骤,本步骤中使用者透过闲置检测器的操作,直接地设定该用来表示于一预设时间周期内无人输入的闲置时间;一第二步骤,本步骤中检测一供给该CPU用之输入讯号,且量测当在一预定时周内无人输入的闲置时间;一第三步骤,本步骤中检测该量测所得之闲置时间是否较长于决定要求该电脑系统的一闲置状态的该设定闲置时间;一第四步骤,本步骤中检测从该闲置检测器输出之该第一及第二控制讯号是否为高准位,以及从电脑系统输出之该第三控制讯号是否为低准位;一第五步骤,本步骤中假若各该控制讯号具有一如该第四步骤中所述之逻辑准位,则该CPU的时钟藉由该处理装置的该停顿时钟中断讯号而停顿;另一清除停顿时钟中断的程序,包含:一第一步骤,本步骤中检测系统在一停顿时钟中断模式时输入至该闲置检测器的输入讯号;一第二步骤,本步骤中感测该第三控制讯号是否在一高准位;一第三步骤,本步骤中感测该闲置检测器的该第二控制讯号是否有一低准位讯号;及一第四步骤,本步骤中当前述的步骤导致一高准位讯号输入到时钟中断时,该SLCPU的停顿时钟中断模式即被清除,因此使该SL CPU正常的操作是可能实行的。6.一种电脑系统,其包括一闲置检测器及一处理装置及一CPU,其中:该电脑系统使用该闲置检测器的输出讯号计数该电脑系统的闲置时间,用以将该CPU的一正常模式转换成一种省电模式,在检测出有一键盘输入之后,使用该闲置检测器的输出讯号,或当无使用者输入时,使用另一输出讯号,作为一种将该CPU之该省电模式转换成该正常模式的方法。7.一种电脑系统,其包括一闲置检测器及一处理装置及一CPU,其中:该电脑系统使用该闲置检测器的输出讯号计数该电脑系统的闲置时间,用以将该CPU的一正常模式转换成一种省电模式,使用该闲置检测器的输出讯号或当该闲置检测器无输出时使用该电脑系统的另一输出讯号,作为一种将该CPU的该省电模式转换成该正常模式的方法。图式简单说明:第一图是一传统的停顿时钟控制器的方块图;第二图是一根据本发明较佳实例所描述之一停顿时钟控制器的方块图;第三图是一根据本发明较佳实例所述用来控制停顿时钟的方法之动作流程图。 |
