| 主权项 |
1.一种半导体记忆装置,具有多个记忆单元分别需要在一定之时间内进行记忆资讯之复置(refreshing);其特征是具备有:位址产生装置,具有位址记忆装置,用来接受来自外部之位址信号藉以产生内部位址信号和将其记忆在上述之位址记忆装置;记忆单元选择装置,依照上述之内部位址信号用来选择位址被指定之记忆单元;位址保存装置,在回应复置指示时用来接受和保持被记忆在上述位址产生装置之位址记忆装置之内部位址信号;复置活性化装置,在回应上述之复置指示时经由上述之位址产生装置对上述之记忆单元选择装置施加复置位址信号藉以指定所欲复置之记忆单元,和使上述之记忆单元选择装置活性化;和再设定装置,当上述之复置指示之复置动作完成时,依照上述之位址保存装置之位址信号,将上述复置指示被施加时成为选择状态之记忆单元再度的设定为选择状态。2.如申请专利范围第1项之半导体记忆装置,其中上述之再设定装置具备有:转送装置,用来将被保存在上述保存装置之内部位址信号转送到上述之位址产生装置;活性化信号保持装置,在上述之复置指示之施加时,保持用以表示记忆单元是否为选择状态之信号;和活性化装置,依照被保持在上述活性化信号保持装置之信号和上述复置动作之完成,用来使上述之记忆单元选择装置活性化。3.如申请专利范围第1项之半导体记忆装置,其中上述之复置活性化装置具备有:施加装置,在回应上述之复置指示时,将来自外部之位址信号当作上述之复置位址信号的施加到上述之位址产生装置。4.如申请专利范围第1项之半导体记忆装置,其中上述之复置活性化装置具备有:复置位址产生装置,在回应上述之复置指示时用来产生位址信号;和选择装置,用来接受来自外部之位址信号和来自上述复置产生装置之位址信号,在回应上述之复置指示时选择来自上述之复置位址产生装置之位址信号,将其施加到上述之内部位址产生装置。5.如申请专利范围第1项之半导体记忆装置,其中上述之复置活性化装置(18)包含有电路(38b、38c、18.9),在回应活性状态之上述复置指示时,以指定之时间间隔使上述之记忆单元选择装置活性化,和以上述之指定之时间间隔产生不同之复置位址。6.一种半导体记忆装置,具备有:多个记忆器组群,互相独立的被驱动成活性/非活性状态,和分别需要在一定之期间内复置其记忆资料;多个记忆单元选择装置,分别被设置成对应到上述之多个记忆器组群,依照活性化时所施加之位址信号,用来使对应之记忆器组群之位址被指定之记忆单元成为选择状态;和内部位址产生装置,依照用以指定组群之组群位址信号,用来对该组群位址信号所指定之记忆器组群之对应之记忆器选择装置,施加依照来自外部之位址信号之内部位址信号,上述之内部位址产生装置包含有位址记忆装置用来保持该产生之内部位址信号;和具备有:位址保存装置,在回应复置指示时,用来保存被保持在上述之位址记忆装置之内部位址信号;收纳装置,在回应上述之复置指示时,将来自上述位址记忆装置之内部位址信号保存在上述之位址保存装置,藉收纳在该处;复置活性化装置,在回应上述之复置指示时,经由上述之内部位址产生装置将用以指定所欲复置之记忆单元之复置位址施加到上述之多个记忆单元选择装置,和用来使上述之多个记忆单元选择装置活性化;和再设定装置,在上述复置指示之复置动作完成后,用来将被保存在上述之位址保存装置之内部位址信号转送到上述之位址记忆装置,和用来使被设置成对应到在上述复置指示施加时为活性状态之记忆组群之记忆单元选择装置活性化。7.如申请专利范围第6项之半导体记忆装置,其中上述之内部位址产生装置包含有多个内部位址产生电路,被设置成分别对应到上述之多个记忆器组群,在被上述之组群位址信号指定时用来从外部取入位址信号藉以产生内部位址信号;上述之位址保存装置包含有多个位址保存电路,被设置成分别对应到上述之多个内部位址产生电路。8.如申请专利范围第6项之半导体记忆装置,其中更具备有组群活性化装置,依照上述之组群位址信号和来自外部之记忆单元选择指示,用来使被设置在上述组群位址信号所指定之记忆器组群之对应之记忆单元选择装置活性化;上述之再设定装置具备有:组群保存装置,在回应上述之复置指示时,用来保存和记忆来自上述组群活性化装置之组群活性化信号;和活性化装置,在上述之复置指示之复置动作完成时,将被保存在上述之组群保存装置之组群活性化信号转送到上述之组群活性化装置,藉以使对应之记忆器组群之记忆单元选择装置活性化。9.如申请专利范围第6项之半导体记忆装置,其中上述之复置活性化装置包含有:施加装置,在回应上述之复置指示时从外部取入位址信号将其当作上述之复置位址信号的施加到上述之多个记忆单元选择装置。10.如申请专利范围第6项之半导体记忆装置,其中上述之复置活性化装置具备有:复置位址产生装置,在回应上述之复置指示时用来产生复置位址信号;和施加装置,用来接受来自外部之位址信号和来自上述复置位址产生装置之复置位址信号,在回应上述之复置指示时取入上述之复置位址信号,将其施加到上述之多个记忆单元选择装置。11.如申请专利范围第8项之半导体记忆装置,其中上述之组群活性化装置具备有:多个活性化信号保持电路,被设置成分别对应到上述之多个记忆器组群,用来保持对应之记忆器组群之组群活性化信号;上述之组群保存装置具备有多个保存电路,被设置成分别对应到上述之多个活性化信号保持电路,在回应上述之复置指示时,用来接受和保持对应之保持电路之组群活性化信号;上述之再活性化装置包含有多个转送电路,用来将上述多个保存电路之各个所保持之组群活性化信号转送到上述复置动作完成后之对应之活性化信号保持电路。12.如申请专利范围第6项之半导体记忆装置,其中上述之复置活性化装置(6.9.10.18;6.18)包含有活性化电路(19.38b、38c),在回应上述之复置指示之活性状态时,以指定之时间间隔,用来产生与上述之复置位址不同之位址信号,和用来使上述之多个记忆单元选择装置活性化。13.一种半导体记忆装置,其特征是具备有至少为1个之阵列(阵列0-3;100),具有多个记忆单元;记忆单元驱动电路(2),被设置成对应到上述之至少为1个之阵列,依照活性化时被施加之位址信号,用来将上述之至少为1个之阵列驱动成选择状态;位址产生电路(3),包含有位址闩锁(3aa、3ab),用来产生和闩锁位址信号藉以施加到上述之至少为1个之阵列;阵列活性化电路(14b),用来产生阵列活性化信号藉以使上述之记忆单元驱动电路活性化;位址保存电路(20),结合在上述之位址产生电路,用来保存被闩锁在上述之位址闩锁之位址信号;活性化保存电路(22),结合在上述之阵列活性化电路,用来保存上述之位址活性化信号;和控制电路,在回应复置指示藉以指示记忆单元资料之复置时,将被闩锁在上述之位址闩锁之位址信号和上述阵列活性化电路之阵列活性化信号分别转送到上述之位址保存电路和活性化保存电路,藉以将其保存,在回应该保存时使阵列活性化电路所产生之阵列活性化信号进行非活性化,在回应该阵列活性化信号之非活性化时,经由上述之位址产生电路对上述之阵列活性化电路施加复置位址藉以指定所欲复置之记忆单元,和使上述之阵列活性化电路活性化指定之时间,在回应用以指示复置之完成之复置指示之非活性化时,将所保存之位址信号和阵列活性化信号分别转送到上述之位址闩锁和阵列活性化电路。14.如申请专利范围第13项之半导体记忆装置,其中上述之至少为1个之阵列(1;100)被分割成多个组群(阵列0-3),互相独立的被驱动成活性和非活性状态。图式简单说明:第一图概略的表示本发明之实施形态1之半导体记忆装置之全体之构造。第二图是流程图,用来表示本发明之实施形态1之半导体记忆装置之复置时之动作。第三图概略的表示第一图所示之半导体记忆装置之列位址闩锁电路和列位址保存电路之构造。第四图是信号波形图,用来表示第三图所示之电路之动作。第五图概略的表示第一图所示之复置控制电路之构造。第六图是信号波形图,用来表示第五图所示之复置控制电路之动作。第七图概略的表示第一图所示之组群活性化控制电路之构造。第八图表示第六图所示之组群解码器之构造。第九图表示第七图所示之活性化信号产生电路之构造之一实例。第十图表示被包含在第七图所示之活性化信号产生电路之列位址闩锁指示信号产生部之构造之一实例。第十一图概略的表示本发明之实施形态2之半导体记忆装置之复置控制电路之构造。第十二图是信号波形图,用来表示第十一图所示之复置控制电路之动作。第十三图概略的表示全组群预充电命令解码器之构造之一实例。第十四图概略的表示本发明之实施形态3之半导体记忆装置之全体之构造。第十五图概略的表示本发明之实施形态4之半导体记忆装置之全体之构造。第十六图是时序图,用来表示习知之同步型半导体记忆装置之动作。第十七图概略的表示习知之同步型半导体记忆装置之全体之构造。第十八图更具体的表示习知之同步型半导体记忆装置之内部构造。第十九图是时序图,用来表示第十八图所示之同步型半导体记忆装置之动作。第二十图用来说明习知之同步型半导体记忆装置之问题。 |
