| 主权项 |
1.一种控制半导体元件的保护层厚度之方法,该保护层下具有一保险丝,一抗反射层下有一金属层,并被埋入在该保护层中,该方法至少包含下列步骤:进行第一蚀刻步骤,以第一蚀刻剂蚀刻该保护层,直到该反射层下方之该抗反射层被曝露,该保护层位于该抗反射层上的第一厚度小于该保护层位于该保险丝上的第二厚度;以及进行第二蚀刻步骤,以第二蚀刻剂蚀刻该抗反射层,直到该金属层被曝露,该第二蚀刻剂至少包含Cl2.O2.BCl3以及Ar,该第二蚀刻剂对该抗反射层与该保护层的蚀刻选择比至少为10。2.如申请专利范围第1项之方法,其中上述之抗反射层是由下列其中之一所选出:钨(tungsten)、钴(cobalt)、钼(molybdenum)以及钛(titanium)的氮化物或化合物。3.如申请专利范围第1项之方法,其中上述之抗反射层之厚度大约为300埃。4.如申请专利范围第1项之方法,其中上述之保护层是由下列其中之一所组成:氧化矽(silicon dioxide)以及氮化矽(SiN)。5.如申请专利范围第1项之方法,其中上述之第一蚀刻剂至少包含:C4F8.CF4.CHF3.Ar及其组合。6.如申请专利范围第1项之方法,其中上述之第二蚀刻步骤使用该第二蚀刻剂,以在该保护层中的该保险丝上形成一保险丝接触窗。7.一种控制半导体元件的保护层厚度之方法,该保护层下具有一保险丝,一抗反射层下有一金属层,并被埋入在该保护层中,该方法至少包含下列步骤:进行第一蚀刻步骤,以第一蚀刻剂蚀刻该保护层,直到该抗反射层被曝露,该保护层位于该抗反射层上的第一厚度小于该保护层位于该保险丝上的第二厚度,该保护层是由下列其中之一所组成:氧化矽(silicon dioxide)以及氮化矽(SiN);以及进行第二蚀刻步骤,以第二蚀刻剂蚀刻该抗反射层,直到该抗反射层下方之该金属层被曝露,该第二蚀刻剂至少包含Cl2.O2.BCl3以及Ar,该第二蚀刻剂对该抗反射层与该保护层的蚀刻选择比至少为10。8.如申请专利范围第7项之方法,其中上述之抗反射层是由下列其中之一所选出:钨(tungsten)、钴(cobalt)、钼(molybdenum)以及钛(titanium)的氮化物或化合物。9.如申请专利范围第7项之方法,其中上述之抗反射层之厚度大约为300埃。10.如申请专利范围第7项之方法,其中上述之第一蚀刻剂至少包含:C4F8.CF4.CHF3.Ar及其组合。11.如申请专利范围第7项之方法,其中上述之第二蚀刻步骤使用该第二蚀刻剂,以在该保护层中的该保险丝上形成一保险丝接触窗。12.一种在蚀刻保护层时,去除抗反射层的方法,该抗反射层下有金属层,该保护层下有保险丝,该抗反射层埋入于该保护层中,该保险丝位于该保护层中,该方法至少包含下列步骤:进行第一蚀刻步骤,以第一蚀刻剂蚀刻该保护层,直到该抗反射层被曝露,该保护层位于该抗反射层上的第一厚度小于该保护层位于该保险丝上的第二厚度,该保护层是由下列其中之一所组成:氧化矽(silicon dioxide)以及氮化矽(SiN);以及进行第二蚀刻步骤,以第二蚀刻剂蚀刻该抗反射层,直到该金属层被曝露,该第二蚀刻剂至少包含Cl2.O2.BCl3以及Ar,该第二蚀刻剂对该抗反射层与该保护层的蚀刻选择比至少为10。13.如申请专利范围第12项之方法,其中上述之抗反射层是由下列其中之一所选出:钨(tungsten)、钴(cobalt)、钼(molybdenum)以及钛(titanium)的氮化物或化合物。14.如申请专利范围第12项之方法,其中上述之第一蚀刻剂至少包含:C4F8.CF4.CHF3.Ar及其组合。15.如申请专利范围第12项之方法,其中上述之第二蚀刻步骤使用该第二蚀刻剂,以在该保护层中的该保险丝上形成一保险丝接触窗。图式简单说明:第一图为埋入型保险丝(embedded fuse)结构的氧化矽保护层以传统蚀刻剂进行蚀刻时的半导体晶圆剖面图。第二图A为另一种凸起型保险丝(raised fuse)结构的晶圆之部分剖面图,其中的氮化矽保护层被传统蚀刻剂蚀刻。第二图B为包含有焊垫(bonding pad)的晶圆之部分剖面图,其中氮化矽保护层以及金属层的抗反射层被传统的蚀刻剂蚀刻。第三图A为半导体晶圆之剖面图,其中氧化矽保护层被氧化矽蚀刻剂(第一蚀刻剂)蚀刻,直到第一抗反射层被曝露出来。第三图B为半导体晶圆之剖面图,其中抗反射层被金属蚀刻剂(第二蚀刻剂)进一步蚀刻,直到第一抗反射层被完全去除。 |
