一次成型半导体堆叠构装的方法

摘要

一种将复数个半导体构装元件相堆叠后，施以一次的回焊制程而完成堆叠构装的方法，系在半导体构元件之晶片承载基板之上表面(背向晶片之面)植焊料球或涂布焊料膏后，将复数个该半导体构装元件对位堆叠，施以一次的回焊的步骤，使各层基板之间达成电性及物理连结;若该半导体构装元件为超薄元件，则可仅在最上层之该半导体构装元件之基板上表面，以及最下层之该半导体构装元件之基板下表面植球或涂布焊料膏，即可以回焊的步骤使焊料上下贯通该各层基板，而完成该各层基板之间的电性接合。此种一次成型的堆叠构装方式，可同时满足高构装密度、制程简易、成本较低的要求。

主权项

1.一种一次成型半导体堆叠构装的方法,至少包含下列步骤:提供复数个半导体构装元件,每一该半导体构装元件,包括一基板以及至少一晶片,该基板具有一上表面及一下表面,而该晶片系构装于该基板之该下表面,且该基板系已预先完成导线及适当之电性接合垫之布局;涂布助焊剂于该基板上表面之该电性接合垫上;在该基板上表面之该电性接合垫上置放焊料球;将该复数个半导体构装元件对位堆叠;以及回焊该复数个堆叠之半导体构装元件,以完成各层基板之电性接合。2.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该电性电接垫具有贯穿孔。3.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中除了最上层之基板外的其它基板之该电性电接垫具有贯穿孔。4.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该晶片系以覆晶接合方式构装于该基板。5.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该晶片系以卷带接合方式构装于该基板。6.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该晶片系以打线接合方式构装于该基板。7.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该基板为软板。8.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该基板为硬板。9.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该基板为单层板。10.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,其中该基板为多层板。11.如申请专利范围第1项所述之一次成型半导体堆叠构装的方法,更包含:在堆叠的各半导体构装元件之间夹置散热片的步骤。12.一种一次成型半导体堆叠构装的方法,至少包含下列步骤:提供复数个半导体构装元件,每一该半导体构装元件,包括一基板以及至少一晶片,该基板具有一上表面及一下表面,而该晶片系构装于该基板之该下表面,且该基板系已预先完成导线及适当之电性接合垫之布局;在该基板上表面之该电性接合垫上涂布焊料膏;将该复数个半导体构装元件对位堆叠;以及回焊该复数个堆叠之半导体构装元件,以完成各层基板之电性接合。13.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中在该基板上表面之该电性接合垫上涂布焊料膏的步骤,系以印刷方式来达成。14.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该电性电接垫具有一贯穿孔。15.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中除了最上层之基板外的其它基板之该电性电接垫具有贯穿孔。16.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该晶片系以覆晶接合方式构装于该基板。17.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该晶片系以卷带接合方式构装于该基板。18.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该晶片系以打线接合方式构装于该基板。19.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该基板为软板。20.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该基板为硬板。21.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该基板为单层板。22.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,其中该基板为多层板。23.如申请专利范围第12项所述之一次成型半导体堆叠构装的方法,更包含:在堆叠的各半导体构装元件之间夹置散热片的步骤。24.一种一次成型半导体堆叠构装的方法,至少包含下列步骤:提供复数个半导体构装元件,该复数个半导体构装元件包括一最上层半导体构装元件,一最下层半导体构装元件以及中间层半导体构装元件,每一该半导体构装元件,包括一基板以及至少一晶片,该基板具有一上表面及一下表面,而该晶片系构装于该基板之该下表面,且该基板系已预先完成导线及适当之电性接合垫之布局,该电性接合垫并具有贯穿孔;涂布助焊剂于该最上层半导体元件之基板上表面之电性接合垫上;在该最上层半导体元件之基板上表面之电性接合垫上置放焊料球;涂布助焊剂于该最下层半导体元件之基板下表面之电性接合垫上;在该最下层半导体元件之基板下表面之电性接合垫上置放焊料球;将该复数个半导体构装元件对位堆叠;以及回焊该复数个堆叠之半导体构装元件,使焊料贯通各层基板,以完成各层基板之电性接合。25.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,其中该晶片系以覆晶接合方式构装于该基板。26.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,其中该晶片系以卷带接合方式构装于该基板。27.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,其中该晶片系以打线接合方式构装于该基板。28.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,其中该基板为软板。29.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,其中该基板为硬板。30.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,其中该基板为单层板。31.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,其中该基板为多层板。32.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,更包含:在堆叠的各半导体构装元件之间夹置散热片的步骤。33.如申请专利范围第24项所述之一次成型半导体堆叠构装的方法,更包含:在该中间层半导体构装元件之基板上表面涂布助焊剂的步骤。34.一种一次成型半导体堆叠构装的方法,至少包含下列步骤:提供复数个半导体构装元件,该复数个半导体构装元件包括一最上层半导体构装元件,一最下层半导体构装元件以及中间层半导体构装元件,每一该半导体构装元件,包括一基板以及至少一晶片,该基板具有一上表面及一下表面,而该晶片系构装于该基板之该下表面,且该基板系已预先完成导线及适当之电性接合垫之布局,该电性接合垫并具有贯穿孔;在该最上层半导体元件之基板上表面之电性接合垫上涂布焊料膏;在该最下层半导体元件之基板下表面之电性接合垫上涂布焊料膏;将该复数个半导体构装元件对位堆叠;以及回焊该复数个堆叠之半导体构装元件,使焊料贯通各层基板,以完成各层基板之电性接合。35.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中在该电性接合垫上涂布焊料膏的步骤,系以印刷方式来达成。36.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中该晶片系以覆晶接合方式构装于该基板。37.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中该晶片系以卷带接合方式构装于该基板。38.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中该晶片系以打线接合方式构装于该基板。39.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中该基板为软板。40.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中该基板为硬板。41.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中该基板为单层板。42.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,其中该基板为多层板。43.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,更包含:在堆叠的各半导体构装元件之间夹置散热片的步骤。44.如申请专利范围第34项所述之一次成型半导体堆叠构装的方法,更包含:在该中间层半导体构装元件之基板上表面涂布助焊剂的步骤。图式简单说明:第一图A-第一图E,为根据本发明之一次成型半导体堆叠构装的方法之第一个实施例之流程图。第二图A-第二图E,为根据本发明之一次成型半导体堆叠构装的方法之第二个实施例之流程图。第三图A-第三图B,为绘示本发明之一次成型半导体堆叠构装的方法之实施例三。第四图A-第四图D,为绘示本发明之一次成型半导体堆叠构装的方法之实施例四。第五图为绘示以印刷方式在半导体构装元件之上表面之电性接合垫上涂布焊料膏,该电性接合垫具有被填满的贯穿孔。第六图为绘示以印刷方式在半导体构装元件之上表面之电性接合垫上涂布焊料膏,该电性接合垫具有贯穿孔。第七图为绘示在堆叠的各半导体构装元件之间夹置有散热片。第八图A为绘示堆叠的各半导体构装元件为打线接合之构装元件。第八图B为绘示堆叠的各半导体构装元件为卷带式接合之构装元件。第九图A、第九图B为绘示在进行回焊步骤前,将半导体构装元件对位叠置于一固定架内。