| 主权项 |
1.一种降低功率MOSFET漏电流及提升崩溃电压之方法,包含下列步骤:(1)在N+矽基板上磊晶地长成N-磊晶层;(2)成长场氧化物于N-磊晶层之上;(3)蚀刻该场氧化物及形成闸极氧化物;(4)沈积多晶矽层;(5)执行该多层矽层之光罩遮覆及多晶矽层之蚀刻而形成多晶矽层闸极,以及布植P-掺杂物及驱入该P-掺杂物而形成P-阱;(6)施加第一P+掺杂物之光罩遮覆及布植该第一P+掺杂物于源极区下端之P-阱区中,及驱入该第一P+掺杂物至该P-阱与该N-磊晶层之界面处及超过该界面处之深度而形成第一P+柱塞;(7)布植N+掺杂物于该源极区下端相同于该第一P+掺杂物之布植处而形成源极区之N+柱塞;(8)沈积BPSG(硼磷矽酸盐玻璃)作为光罩,布植相同于第一P+掺杂物之第二P+掺杂物于源极区及驱入该第二P+掺杂物于该P-阱区中,直至该P-阱与该N-磊晶层之界面处及超过该界面处之深度;(9)利用杂质驱入回火,驱入该第一及第二P+柱塞;(10)再布植第三P+掺杂物于该源极区相同于该第二掺杂物之布植处而形成第三P+型柱塞;以及(11)使源极接点金属化及处理晶圆背面接点为汲极接点,藉此在该P-阱区中形成渐层式P+型之掺杂,且该等渐层式P+型掺杂之深度到达该P-阱与该N-磊晶层之界面处及超过该P-阱之深度。2.一种降低漏电流及提升崩溃电压之功率MOSFET装置,其依序地具有N+矽基板之汲极,形成于该N+矽基板上之N-磊晶层,形成于该N-磊晶层上方之P-阱中形成N+及P+型掺杂物柱塞之源极接触区,以及在该N-磊晶层与N+型源极接触区之间通道上方沈积有多晶矽之闸极电极,该装之特征为:在该P-阱区中形成渐层式P+型掺杂区,且该等渐层式P+型掺杂区之深度到达该P-阱与该N-磊晶层之界面处及超过该P-阱之深度。图式简单说明:第1a及1b图分别地显示习知平面技术功率MOSFET之横剖面概略视图及利用MEDICI模拟该功率MOSFET之示意图;第2a至2e图分别地显示根据本发明功率MOSFET之制造过程之横剖面概略视图,第2f图则显示利用MEDICI模拟该功率MOSFET之示意图;第3a图系图形,显示当根据本发明功率MOSFET与习知技术功率MOSFET导通时,汲极电流(Id)相对于汲极电压(Vd)之曲线图;以及第3b图系图形,显示根据本发明功率MOSFET与习知技术功率MOSFET之漏电流及崩溃电压之曲线图。 |
