发明名称 半导体装置之制造方法及处理条件设定装置
摘要 本发明提供一种半导体装置的制造方法,纵使于之前的 CVD步骤等在膜厚等上产生误差,仍可对各制品批次晶圆始终设定最适切之CMP步骤的研磨时间等各种处理条件。藉由依据之前的CVD成膜步骤形成之膜厚设定CMP步骤的处理条件,在CVD成膜步骤中膜厚纵使产生误差,仍以可包含该误差之方式,将CMP步骤之处理条件的设定予以最佳化。进一步详细说明,系处理条件演算部5依据 CVD膜厚值与目标值,算出当批的实际研磨量,进行依据该资料与S4所检索之研磨率或S6所检索之更新目标值资料的演算,以算出研磨时间(S9)。
申请公布号 TW517298 申请公布日期 2003.01.11
申请号 TW090125564 申请日期 2001.10.16
申请人 新力股份有限公司 发明人 平井都志也;横尾昇;莳田正弘;早川秀明
分类号 H01L21/304 主分类号 H01L21/304
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种半导体装置的制造方法,其系包含在晶圆上实施不同处理的数个步骤;其特征为:还包含依据实施早先不同处理步骤的处理结果,设定上述数个步骤中特定步骤之处理条件的步骤。2.如申请专利范围第1项之半导体装置的制造方法,其中上述特定步骤为在晶圆上所形成的膜上实施研磨处理;上述特定步骤之前实施的不同处理步骤为在上述晶圆上形成上述膜。3.如申请专利范围第1项之半导体装置的制造方法,其中上述特定步骤为依据晶圆上所形成之光阻图案,在该晶圆上形成图案;上述特定步骤之前实施的不同处理步骤为在上述晶圆上形成上述光阻图案。4.如申请专利范围第1项之半导体装置的制造方法,其中上述特定步骤为将晶圆上所形成的膜予以图案化;上述特定步骤之前实施的不同处理步骤为在上述晶圆上形成上述膜。5.如申请专利范围第1项之半导体装置的制造方法,其中上述特定步骤或之前实施不同处理之步骤的处理条件改变时,依据之后所实施的处理结果,设定上述特定步骤的处理条件。6.一种半导体装置的制造方法,其系包含对晶圆实施不同处理的数个步骤;其特征为:还包含依据实施早先不同处理步骤的处理条件,设定上述数个步骤中特定步骤之处理条件的步骤。7.一种处理条件设定装置,其系使用在包含对晶圆实施不同处理之数个步骤之半导体装置的制造步骤中,其特征为:具备依据实施早先不同处理步骤的处理结果,设定上述数个步骤中特定步骤之处理条件的手段。8.如申请专利范围第7项之处理条件设定装置,其中上述特定步骤为在晶圆上所形成的膜上实施研磨处理;上述特定步骤之前实施的不同处理步骤为在上述晶圆上形成上述膜。9.如申请专利范围第7项之处理条件设定装置,其中上述特定步骤为依据晶圆上所形成之光阻图案,在该晶圆上形成图案;上述特定步骤之前实施的不同处理步骤为在上述晶圆上形成上述光阻图案。10.如申请专利范围第7项之处理条件设定装置,其中上述特定步骤为将晶圆上所形成的膜予以图案化;上述特定步骤之前实施的不同处理步骤为在上述晶圆上形成上述膜。11.如申请专利范围第7项之处理条件设定装置,其中上述特定步骤或之前实施不同处理之步骤的处理条件改变时,依据之后所实施的处理结果,设定上述特定步骤的处理条件。12.一种处理条件设定装置,其系使用在包含对晶圆实施不同处理之数个步骤之半导体装置的制造步骤中;其特征为:具备依据实施早先不同处理步骤的处理条件,设定上述数个步骤中特定步骤之处理条件的手段。图式简单说明:图1以晶圆的剖面图显示一种以CVD成膜步骤形成之膜厚产生的误差。图2以晶圆剖面图显示一种以CVD成膜步骤形成之膜厚产生误差时,以CMP步骤研磨后之膜厚上产生的不平均。图3为显示本发明第一种实施形态之半导体装置之制造方法的主要步骤流程图。图4为显示图3所示之步骤后续的主要步骤流程图。图5为以模型显示用于设定处理条件之处理条件设定装置主要部分的构造方块图。图6显示一种因光刻步骤与乾式蚀刻步骤所产生的误差。
地址 日本