| 主权项 |
1.一种积体电路之区域化防制电磁干扰装置,该积体电路系设置于一资讯处理装置之中央处理单元的周围,该中央处理单元与该积体电路设置于一印刷电路板,且该印刷电路板至少包含有一元件层与一接地层,该积体电路之区域化防制电磁干扰装置至少包含:一沟槽部,该沟槽部设置于该积体电路之周围,用以将该积体电路之接地端与该中央处理单元之接地端加以隔离;至少一个导体部,该导体部与该积体电路之接地端连接,用以将该积体电路之接地端由该元件层导引至该接地层;至少一个连接结构,该连接结构与该导体部连接,用以连接该导体部与一机壳(Chassis)相接。2.如申请专利范围第1项所述积体电路之区域化防制电磁干扰装置,其中该导体部更包含有:至少一个元件层之连接部,该元件层之连接部与该积体电路之接地端连接;至少一个元件层之连接点,该元件层之连接点与该元件层之连接部连接;至少一个导体结构,该导体结构与该元件层之连接点连接,用以连接该元件层及该接地层;至少一个接地层之连接点,该接地层之连接点与该导体结构连接;至少一个接地层之连接部,该接地层之连接部与该接地层之连接点连接。3.如申请专利范围第1项所述积体电路之区域化防制电磁干扰装置,其中该连接结构为一表面黏着型连接元件(SMD finger)。4.如申请专利范围第2项所述积体电路之区域化防制电磁干扰装置,其中该元件层之连接部为一印刷电路板元件层之描迹(trace)。5.如申请专利范围第2项所述积体电路之区域化防制电磁干扰装置,其中该接地层之连接部为一印刷电路板接地层之描迹(trace)。6.如申请专利范围第2项所述积体电路之区域化防制电磁干扰装置,其中该元件层之连接点为一印刷电路板元件层之露锡点。7.如申请专利范围第2项所述积体电路之区域化防制电磁干扰装置,其中该接地层之连接点为一印刷电路板接地层之露锡点。8.如申请专利范围第2项所述积体电路之区域化防制电磁干扰装置,其中该导体结构为一金属导体。9.如申请专利范围第2项所述积体电路之区域化防制电磁干扰装置,其中该印刷电路板元件层与该印刷电路板接地层之间更设置有至少一个管道(via),该管道(via)用以容置该导体结构。图式简单说明:第1图为习知资讯处理装置之积体电路接地示意图;第2图为本创作积体电路之区域化防制电磁干扰装置之接地示意图;第3图为本创作积体电路之区域化防制电磁干扰装置之实施例示意图;以及第4图为本创作积体电路之区域化防制电磁干扰装置之实施例剖面图。 |
