| 主权项 |
1.一种用于程式规画数位式调谐振荡器之方法,包含下列步骤:(a)接收所期望频率;(b)决定在晶体谐振频率上一组数位调谐字词之调谐作用;(c)计算演算法之有效参数,而根据该所决定调谐作用来用于转换及调谐晶体谐振频率到所期望频率误差容许度内之値;及(d)程式规画在非挥发性记忆体内所计算参数之有效组。2.如申请专利范围第1项之方法,尚包合输入所期望最大误差容许度之步骤。3.如申请专利范围第1项之方法,其中该演算法包含具有用于频率转换之乘参数及除参数的锁相回路频率合成。4.如申请专利范围第1项之方法,其中该调谐字改变在该晶体上之电容性负载,因而改变其谐振频率。5.如申请专利范围第1项之方法,其中该计算步骤大致评估全部有用参数来决定该有效参数。6.如申请专利范围第1项之方法,其中该调谐作用在非挥发性记忆体之程式规画前先决定。7.如申请专利范围第1项之方法,进一步包含提供分离振荡器程式规画控制器及计算装置,及在该计算装置及振荡器程式控制器间通讯有效参数组之步骤。8.如申请专利范围第1项之方法,其中该晶体概略地调谐。9.如申请专利范围第1项之方法,其中该晶体之谐振频率大致以没有任何最后涂镀过程调谐来决定。10.如申请专利范围第1项之方法,其中该演算法包含具有乘参数及除参数用于频率转换的锁相回路频率合成法,而其中该有效参数根据中间调谐値来计算,以递增除参数来排序,然后以排序次序来评估使得频率误差归零到该误差容许度内之调谐作用功能。11.如申请专利范围第1项之方法,尚包含下列步骤:(e)决定该晶体之温度灵敏度;(f)计算温度补偿参数组;及(g)程式规画在非挥发性记忆体内所计算温度补偿参数组。12.如申请专利范围第1项之方法,其中该数位调谐振荡器也接收类比调谐信号13.一种用于程式规画数位调谐振荡器之装置,包含:(a)输入端,用于接收所期望振荡器频率;(b)输入端,用于接收该数位调谐振荡器之输出频率;(c)控制器,用于选择该振荡器之多数调谐状态;(d)电脑程式,用于计算演算法之有效参数,用于根据在该多数调谐状态期间所接收该振荡器之输出频率,来转换及调谐该晶体谐振频率到该所期望频率误差容许度内之値;及(e)程式规画器,用于以所计算参数之有效组来程式规画该振荡器之非挥发性记忆体。14.如申请专利范围第13项之装置,其中该装置也接收所期望最大误差容许度之输入。15.如申请专利范围第13项之装置,其中该演算法包含具有乘参数及除参数用于频率转换之锁相回路频率合成器。16.如申请专利范围第13项之装置,其中该调谐状态包含在该晶体上电容性负载之改变。17.如申请专利范围第13项之装置,其中该电脑程式大致评估全部有用参数来决定该有效参数。18.如申请专利范围第13项之装置,其中该调谐状态在以该所计算参数来程式规画该非挥发性记忆体前先决定。19.如申请专利范围第13项之装置,进一步包含分离振荡器程式规画控制器及计算装置,其中该有效参数组在该计算装置及振荡器程式规画控制器间通讯。20.如申请专利范围第13项之装置,其中该晶体大致调谐。21.如申请专利范围第13项之装置,其中该晶体之谐振频率大致以没有任何最后涂镀过程调谐来决定。22.如申请专利范围第13项之装置,其中该演算法包含具有乘参数及除参数用于频率转换之锁相回路频率合成法,及其中该有效参数以电脑程式根据中间调谐値来计算,以递增除参数来排序,然后以排序次序来评估使得频率误差归零到误差容许度内之调谐作用的功能。23.如申请专利范围第13项之装置,进一步包含用于决定该晶体温度灵敏度之装置及用于计算温度补偿参数组之电脑程式。24.一种电脑可读取媒体,包含程式以用于实施下列步骤:(a)接收所期望输出频率;(b)决定在晶体谐振频率上一组数位调谐字词的调谐作用;(c)计算演算法之有效参数,用于根据该所决定调谐作用来转换及调谐该晶体谐振频率到该所期望频率误差容许度内之値;及(d)输出至少一组所计算有效参数。25.一种锁相回路振荡器,具有振荡器晶体、锁相回路积体电路、用于安装该振荡器晶体及锁相回路积体电路之电路基体及外盖(cover),该改良包含在该基体上及外盖内提供电源供给器旁路电容器。26.一种锁相回路振荡器,包含振荡器晶体、锁相回路电路、温度补偿电路及晶体频率修整电路在共用密封之封装内。图式简单说明:第1A图表示习用CY2037装置之方块图;第1B图表示用于控制及调谐振荡器频率之可程式规划调谐电容器组;第2图表示晶片上晶体振荡器之电路图;第3图表示石英晶体之等效电路图;第4图表示3所示晶体之有效电抗曲线图;第5图表示根据本发明振荡器程式规画系统之简略方块图;第6A及6B图表示根据本发明一种程式规画装置较佳实施例之概略图示;第7A及7B图表示根据本发明较佳方法之流程图示;第8图是习知MAS1175装置之方块图;第9图是表示根据本发明用于程式规画VCTCDCXO之较佳方法流程图;第10A及10B图表示一种程式规画容纳封装,其中具有石英晶体、半导体积体电路、变容器及旁路电容器;第11A图是表示根据习用技术100MHz PLL振荡器没有内部旁路电容器跳动图示;第11B图是表示根据本发明之100MHz PLL振荡器具有内部旁路电容器的跳动图示;第11C图是表示根据本发明之100MHz PLL振荡器没有内部旁路电容器的跳动图示,第11D图是表示根据本发明之40MHz PLL振荡器具有内部旁路电容器的跳动图示;及第12图表示PLL振荡器具有内旁路电容器之跳动对频率的图表。 |
