| 主权项 |
1.一种半导体积体电路装置,其包含:一半导体基材,其具有定义在该半导体基材之中央部分内的电路区域以及呈环形环绕该电路区域之防潮环区域;多数个半导体构件,其等系形成在该电路区域内;多数个绝缘层,其等系形成在该半导体基材上;用于形成多层结构之布线层的凹穴,该等凹穴系形成在电路区域之各绝缘层内,在多层结构之各布线层内的各凹穴系具有一下部介层洞与一上部布线图案沟渠;形成在凹穴内之多层结构的布线层,其包括充填在介层洞内之下部介层导体以及充填在布线图案沟渠内之上部布线图案,该介层导体系形成不同布线层之布线图案间,或布线图案与半导体构件间的电气连接;对应于用于形成多层结构布线层之凹穴的多层结构防潮环沟渠,该防潮环沟渠系呈环形环绕该半导体基材之电路区域并形成穿越防潮环区域内之该绝缘层,各该防潮环沟渠之宽度系与其所对应之一或一个以上之介层洞一致,且设定为比介层洞的最小直径为小;以及一导电性防潮环,其系填充于该防潮环沟渠之对应一者内并由与介层导体与布线图案相同的层所构成。2.如申请专利范围第1项之半导体积体电路装置,其中该防潮环之宽度系在0.7至0.9之该介层洞之最小直径。3.如申请专利范围第1项之半导体积体电路装置,其中该绝缘层在每一布线层包括多数个绝缘层,而定义该介层洞之最下部之各绝缘层为具有防止底下层氧化之功能与阻止重叠层蚀刻之功能的层。4.如申请专利范围第1项之半导体积体电路装置,其中各该布线层仅在除了该布线图案或阻挡层之最上部表面外包括一阻挡层,该布线图案或阻挡层系在该布线图案之侧壁与底壁上以及该介层导体之侧壁与底壁上。5.如申请专利范围第1项之半导体积体电路装置,其中该布线图案与介层导体系由选自由金、银、铂、铜、铝、铝合金、钨、钨合金、钛、钛合金、钽以及钽合金所构成之组群中的材料所制成。6.如申请专利范围第1项之半导体积体电路装置,其中在该电路区域内之一电路系形成一中央处理单元。7.一种制造半导体积体电路装置之方法,其包含下列步骤:(a)将多数个半导体构件形成在一半导体基材之电路区域内,该半导体基材具有定义在该半导体基材之中央部分内的电路区域以及呈环形环绕该电路区域之防潮环区域;(b)将一蚀刻阻绝层与一绝缘层依序形成在该半导体基材上,该蚀刻阻绝层与绝缘层系覆盖该多数个半导体构件;(c)将一光阻图案形成在该绝缘层上,该光阻图案具有多数个介层洞形成开口以及一环形沟渠形成开口,该等介层洞形成开口具有一在对应于电路区域之区域内之第一値的最小直径,该环形沟渠形成开口具有比在对应于该防潮环区域之区域内之第一値小之第二値的宽度;(d)藉由使用该光阻图案作为一罩模而蚀刻该绝缘薄膜,以形成曝露该蚀刻阻绝层之介层洞与环沟渠;(e)去除该光阻图案;(f)去除该曝露的蚀刻阻绝层,以完成介层洞与环沟渠;(g)将一导电性层形成在该绝缘层上,该导电性层系充填该介层洞与环沟渠之内部;以及(h)去除该导电性层之不需要的部分。8.如申请专利范围第7项之方法,其中在该步骤(d)中,蚀刻介层洞与蚀刻环沟渠通常系同时完成。9.如申请专利范围第7项之方法,其进一步包含下列步骤:(i)在该步骤(h)后,将另一蚀刻阻绝层与另一绝缘层形成在该绝缘层上,该另一蚀刻阻绝层与绝缘层系覆盖填充于介层洞与环沟渠内之导电性层;(j)将另一光阻图案形成在另一绝缘层上,该另一光阻图案具有多数个在对应于电路区域内之区域内的布线图案沟渠成形开口以及另一环形沟渠成形开口;(k)藉由使用另一光阻图案作为一罩模而蚀刻该另一绝缘薄膜,以形成曝露该另一蚀刻阻绝层之布线图案沟渠与另一环沟渠;(l)去除另一光阻图案;(m)去除曝露的其他蚀刻阻绝层,以完成布线图案沟渠与其他环沟渠;(n)在另一绝缘层上形成另一导电性层,该另一导电性层系填充该布线图案沟渠与其他环沟渠之内部;以及(o)去除其他导电性层之不需要的部分。10.如申请专利范围第7项之方法,其进一步在该步骤(g)前,包含下列步骤:(p)将另一光阻图案形成在该绝缘层上,该另一光阻图案具有布线图案沟渠成形开口以及另一环沟渠成形开口;(q)藉由使用另一光阻图案作为罩模而蚀刻该绝缘薄膜,以形成布线沟渠与另一环沟渠;以及(r)去除该另一光阻图案其中该步骤(g)系填充介层洞、布线图案沟渠、环沟渠以及另一环沟渠内之导电性层。图式简单说明:第1A与1B图系例示说明制造根据本发明一实施例之半导体积体电路装置之方法的概略透视图;第2A与2B图系一显示蚀刻速率与介层洞直径及防潮环沟渠宽度间的关系图,以及一显示具有相同蚀刻速率之介层洞直径与防潮环沟渠宽度间的关系图;第3A至3C图系例示说明制造根据本发明一实施例之半导体积体电路装置之方法的平面图;第4图系显示呈现在第3A至3C图中之半导体积体电路装置之结构的截面图;第5A至5G图系例示说明本发明实施例所可使用之单波纹程序步骤之实例的概略截面图;第6A至6F图系例示说明本发明实施例所可使用之双波纹程序步骤之实例的概略截面图;第7A至7F图系例示说明本发明实施例所可使用之双波纹程序步骤之另一实例的概略截面图;第8A至8F图系例示说明本发明实施例所可使用之双波纹程序步骤之另一实例的概略截面图;第9A至9C图系例示说明习知形成介层洞与防潮环沟渠之程序步骤的概略透视图。 |
