| 主权项 |
1.一种半导体内连线之平坦化方法,包含以下步骤:(a)提供一底材,该底材上预先形成有复数相间隔设置的下导电层,及一覆盖该等下导电层的介电层;(b)于该介电层上形成一缓冲层,且该缓冲层具有一第一硬度値;(c)于该缓冲层上形成有复数贯穿该缓冲层及介电层的连通孔,以使下导电层的部分区域显露出来;(d)形成一上导电层,该上导电层覆盖该缓冲层并填满该等连通孔,该上导电层具有一第二硬度値,且该第二硬度値高于该第一硬度値;及(e)进行一化学机械研磨,将至少部分该缓冲层及上导电层移除,使填满该等连通孔的上导电层成为复数导电插塞,在该化学机械研磨过程中使每一导电插塞的顶端可高于该缓冲层并形成一凸起部。2.根据申请专利范围第1项之半导体内连线之平坦化方法,在该步骤(e)之后更包含一清除该化学机械研磨时所形成的微尘之清洗步骤(f)。3.根据申请专利范围第1项之半导体之内连线之平坦化方法,其中,该缓冲层是选自于由硼磷矽玻璃、旋涂式玻璃及多晶矽所构成之群组的一绝缘材料。4.根据申请专利范围第1项之半导体之内连线之平坦化方法,其中,该上导电层是选自于由钨、铜及铝铜合金所构成之群组的一导电材料。5.根据申请专利范围第1项之半导体之内连线之平坦化方法,其中,该介电层是用来当作一内层介电层,该等连通孔是用来当作复数接触窗。6.根据申请专利范围第1项之半导体之内连线平坦化方法,其中,该介电层是用来当作一金属间介电层,该等连通孔是用来当作复数介电孔。7.一种半导体内连线之平坦化方法,包含以下步骤:(a)在一底材上预先形成有复数相间隔设置的下导电层及一覆盖该等下导电层的介电层;(b)于该介电层上形成一具有一第一硬度値的缓冲层,该缓冲层是选自于由硼磷矽玻璃、旋涂式玻璃及多晶矽所构成之群组的一绝缘材料;(c)于该缓冲层上形成有复数贯穿该缓冲层及介电层的连通孔,以使下导电层的部分区域显露出来;(d)形成一覆盖该缓冲层并填满该等连通孔的上导电层,该上导电层具有一高于该第一硬度値的第二硬度値,其中,该上导电层是选自于由钨、铜及铝铜合金所构成之群组的一导电材料;(e)进行一化学机械研磨,将至少部分该缓冲层及上导电层移除,使填满该等连通孔的上导电层成为复数导电插塞,在该化学机械研磨过程中使每一导电插塞的顶端可高于该缓冲层并形成一凸起部。8.根据申请专利范围第7项之半导体内连线之平坦化方法,在该步骤(e)之后更包含一清除该化学机械研磨时所形成的微尘之清洗步骤(f)。9.根据申请专利范围第7项之半导体内连线之平坦化方法,其中,该缓冲层是硼磷矽玻璃。10.根据申请专利范围第7项之半导体内连线之平坦化方法,其中,该介电层是用来当作一内层介电层,该等连通孔是用来当作复数接触窗。11.根据申请专利范围第7项之半导体内连线之平坦化方法,其中,该介电层是用来当作一金属间介电层,该等连通孔是用来当作复数介电孔。图式简单说明:图1是一制作流程示意图,说明一习知利用化学机械研磨使内连线平坦化的制程;图2是一制作流程示意图,说明本发明之利用化学机械研磨使半导体内连线之平坦化方法的一第一较佳实施例;及图3是一制作流程示意图,说明本发明之利用化学机械研磨使半导体内连线之平坦化方法的一第二较佳实施例。 |
