发明名称 LOGIC CIRCUIT
摘要 PURPOSE:To reduce the load capacity of clock signal, by constituting the load elements with the two transistors in series connection.
申请公布号 JPS536557(A) 申请公布日期 1978.01.21
申请号 JP19760080604 申请日期 1976.07.07
申请人 NIPPON TELEGRAPH & TELEPHONE 发明人 TAKEYA TAKESHI;OOMORI YASUO;IEDA NOBUAKI
分类号 H03K19/096 主分类号 H03K19/096
代理机构 代理人
主权项
地址