| 主权项 |
一种脉波编组形成电路包含:第一个有三输入端的或闸,其第一输入输入来自一个资料选择器的输出信号,第二输入端之输入来自一个操作模式暂存器之第一输出信号,第三个输入端之输入来自一个时序选择器之输出信号;第二个有三输入端的或闸,其第一输入端之输入来自上述时序选择器的输出之反向信号,第二个输入端之输入来自上述操作模式暂存器之第二输出信号,第三个输入端之输入来自上述资料选择器之输出之反向信号;第三个有三输端的或闸,其第一输入端之输入来自上述资料选择器之输出的反向信号,第二输入端之输入来自上述操作模式暂存器之第三输出信号;第四个有三输入端的或闸,其第一输入端之输入来自上述时序选择器之输出信号,第二输入端之输入来自上述操作模式暂存器之第四输出信号;以及一个有四输入端的反及闸,其四个输入端的输入分别来自上述四个或闸的四个输出信号,此反及闸的输出即为本脉波编组形成电路的输出,而此输出之反向信号并回馈之上述第四个或闸的第三输入端;由上述电路之组成,依操作模式暂孝器之选取模式,以及时序选择器和资料选择器之配合得以产生四种不同的脉波。图一系一种传统式采用栓锁逻辑的脉波编组形成电路。图一 A 系另一种传统式采用正反器的脉波编组形成电路。图一 B 系为传统编组形成电路图一的脉波宽度以及脉波周期之限制说明图。。图一 C系表示图一中之电路当设定与重新设定信号重叠时的现象。图一 D 系表示图一中之电路当重新设定信号与设定信号恢复期重叠之现象。图一 E 系为传统编组形成电路图一 A 的脉波周期之限制说明图。图二系本创作之脉波组编形成电路之方块图。图三系本创作之组合逻辑电路图。图四系本创作之组合逻辑之实例应用于脉波编组形成电路详细图。图五 A 系表示操作模式 RZ 时之各信号时间图。图五 B 系表示操作模式 NRZ 时之各信号时间图。图五C 系表示操作模式 RO 时之各信号时间图。图五 D系表 |
