可程式调控交插存取记忆体管理单元

摘要

一种可程式调控交插存取记忆体管理单元，其主要包括浮动缓冲器(Floating Buffer)、存取埠(Access Port)、程控网路(Programmable Network)以及控制器( Central Controller)所构成，其系以控制器控制各存取埠拥有的浮动缓冲器的数目、各浮动缓冲器在存取埠之间的移动，以及程控网路中各路径之开关，而程控网路为多个存取埠所组成的完成网路(Complete Network)，而存取埠为数个浮动缓冲器所构成，其对于一个处理器或汇流排主控者能于较短的时间内，完成记忆体资料存取的工作，并增进资料之正确性，实为一实用性之设计者。

主权项

1.一种可程式调控交插存取记忆体管理单元,其主要包括浮动缓冲器、存取埠、程控网路以及中央控制器所构成,其特征为:以中央控制器控制各存取埠拥有的浮动缓冲器的数目、各浮动缓冲器在存取埠之间的移动,以及程控网路中各路径之开关,而存取埠为数个浮动缓冲器所构成,且存取埠并相互接连而构成一程控网路。2.如申请专利第1项所述本创作之可程式调控交插存取记忆体管理单元,其中该浮动缓冲器包括中央控制器介面、主控者浮动介面、记忆体介面、控制闸以及资料暂存器。3.如申请专利第1项所述本创作之可程式调控交插存取记忆体管理单元,其存取埠为数个浮动缓冲器所构成。第一图为本创作之浮动缓冲器结构图。第二图为本创作存取埠之结构图。第三图为本创作存取埠之程控网路实施例图。第四图为本创作存取埠之程控网路另一实施例图。第五图为本创作浮动缓冲器之正常操作程序流程图。第六图为本创作浮动缓冲器之维护程序流程图。第七图为本创作浮动缓冲器之主要控制程序流程图。第八图为本创作存取埠浮