发明名称 数位/类比变换装置
摘要 一种数位至类比变换装置,系变换数位输入使成为相关之类比输出。一数位滤波器过取样一多位元形式表示之具变化值的数位输入。一δ-Σ调变器,执行过取样数位输入的δ-Σ调变器,以减少再量化过取样具某一S/N比之数位输入的位元数目。一低通滤波器,变换再量化数位输入使成为类比输出。一准位检测电路,检测是否数位输入值低于某一预定之准位值。一移位电路,设于该δ-Σ调变器的上游,响应检测结果之增加数位输入值,以改进在δ-Σ调变器的S/N比。一衰减器,设于δ-Σ调变器的下游,并响应检测结果,引起减低补偿,使数位输入值增加,而实质地维持改进之S/N,以产生一相对应于数位输入的类比输出。
申请公布号 TW304316 申请公布日期 1997.05.01
申请号 TW080107796 申请日期 1991.10.03
申请人 山叶股份有限公司 发明人 平野雅三;本目光弘;岸井达也;星十郎;香高孝之;森田久仁昭
分类号 H03M1/66 主分类号 H03M1/66
代理机构 代理人 洪武雄 台北巿城中区武昌街一段六十四号八楼;陈灿晖 台北巿城中区武昌街一段六十四号八楼
主权项 1. 一种数位至类化变换装置,变换一数位输入成为一相对应之类比输出,包括:过取样机构,该机构过取样具变化値之以多位元形式表示之数位输入;调变机构,该机构执行过取样数位输入的-调变,以减少具某一S/N比之再量化过取样数位输入的位元数;变换机构,该机构变换此再量化数位输入使成为一类比输出;检测机构,该机构检测数位输入的値是否低于一预定之准位値;输入增加机构,该机构置于调变机构的上游,并响应于检测之结果,增加数位输入的値,以改进调变机构的S/N比;以及输出减低机构,该机构置于调变机构的下游,并响应于检测之结果,进行减低补偿,以使数位输入的値增加,如此实质地维持着改进之S/N比,以产生一相对应于数位输入之类比输出。2. 如申请专利范围第1项之数位至类比变换装置,其中该输入增加机构,包括乘法机构,该乘法机构将数位输入的値乘以一已知之乘法因子,以及该输出减低机构,包括衰减机构,该衰减机构利用一已知之分数率来衰减类比输出,而该分数率是乘法因子的倒数。3. 如申请专利范围第2项之数位至类比变换装置,其中该乘法机构,包括移位机构,该移位机构根据乘法因子将多位元之数位输入,向左位元移位一已知之位元数。4. 如申请专利范围第3项之数位至类比变换装置,其中该乘法机构,包括设定机构,该设定机构根据数位输入的准位,设定最佳位元移位数目。5. 如申请专利范围第2项之数位至类比变换装置,其中该衰减机构,包括梯型电阻性纲路,该纲路有效地设定一乘法因子的倒数分数比。6. 如申请专利范围第2项之数位至类比变换装置,其中该衰减机构,包括一脉波宽度可变衰减器,该衰减器根据再量化数位输入,产生具可变脉波宽度的一相对应之脉波信号,而该可变脉波宽度是乘法因子的倒数。图示简单说明:图1系显示本发明DA变换装置实施例之方块图。图2系显示习知DA变换装置实施例之方块图。图3系显示一-调变器之一般功率频谱图。图4系显示S/N比相依于过取样比fo/fi之关系图。图5系显示使用于图1之-调变器实施例之电路图。图6和7系显示图5-调变器之性能。图8系显示本发明DA变换装置的另一个实施例之方块图。
地址 日本