| 主权项 |
1.一种非单周期循环式波形产生方法,其方法步骤包括:a)因应一系统时脉(system clock)及一控制信号之输入以产生一可程式往复计数(Programmable Up-Down count)之周期性时序(Timing)信号,而该可程式往复计数周期大于所欲产生波形之周期;b)提供一表格(table),其系用以预先填入复数个数位波形取样値;c)因应该时序信号及一输入控制信号以控制产生一位址値(address value);d)根据该位址値以读取该表格内之该相对数位波形取样値;以及e)使该数位波形取样値输出与一固定输入加以运算以得一周期性数位输出信号。2.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中,其系可以将该输入波形之对称部份拿掉以节省该表格之填表数。3.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中该步骤(a)中之可程式往复计数(ProgrammableUp-Down count)系为藉由一可程式往复计数器(Programmable Up-Down counter)作双向往复之周期性计数以为一时序控制信号。4.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中该步骤(b)中该表格系藉由读取其储存之复数个数位波形取样値使其在可程式往复计数器之一个计数周期中形成至少双周期之周期性波形。5.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中该步骤(a)之该可程式往复计数如系采取该系统时脉之升缘或降缘,则输出波形之精确度较佳,而若系采该系统时脉之升缘及降缘一起使用,则可降低一半填表数。6.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中,一个可程式往复计数周期中所产生输出频率之周期数为m,m系为使mx(fs/fo)最接近一正整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo为输出频率。7.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中,一个可程式往复计数周期中所产生输出频率之周期数为m,m系为使m(fs/fo')为一整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo'为输出频率,fo'必须符合规格误差。8.如申请专利范围第6项所述之非单周期循环式波形产生方法,其中该m(fs/fo)实务上可调整为mx(fs/fo"),其中fo"为合于fo误差范围之値,fo为规格标准输出频率,fs为系统时脉频率。9.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中该步骤(c)及步骤(d)中以该位址値相对应取样该表格中之该数位波形取样値。10.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中该步骤(e)之运算系指藉由一加减法器以进行一加法运算及一减法运算。11.如申请专利范围第1项或第10项所述之非单周期循环式波形产生方法,其中该加法运算系为于该计数循环周期其中之一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相加,该半周期可为连续或不连续。12.EM如申请专利范围第11项所述之非单周EM期循环式波形产生方法,其中该减法运算系为于该计数循环周期其中之另一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相减,该半周期可为连续或不连续。13.如申请专利范围第10项所述之非单周期循环式波形产生方法,该减法运算系为一2补数(2' complement)之相加运算。14.如申请专利范围第1项所述之非单周期循环式波形产生方法,其中该步骤(e)之后尚包括一步骤,其系将该数位输出信号经一数位类比转换器(D/A,digital toanalog convertor)转换为一类比波形。15.一种非单周期循环式波形产生方法,其方法步骤包括:a)因应一系统时脉(system clock)之输入以产生一往复计数(Up-Down count)之周期性时序(Timing)信号,该往复计数周期大于所欲产生波形之周期;b)提供一表格(table),其系用以预先填入一个数位波形取样値;c)因应该时序信号以控制产生一位址値(address value);d)根据该位址値以读取该表格内之该相对数位波形取样値;以及e)使该数位波形取样値输出与一预定输入加以运算以得一周期性数位输出信号。16.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中,其系可以将该输入波形之对称部份拿掉以节省该表格之填表数。17.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中该步骤(a)中之往复计数(Up-Down count)系为藉由一往复计数器(Up-Down counter)作双向往复之周期性计数以为一时序控制信号。18.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中该步骤(b)中该表格系藉由读取其储存之一个数位波形取样値使其在该往复计数器之一个计数周期中形成至少双周期之周期性波形。19.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中该步骤(a)之该往复计数如系采取该系统时脉之升缘或降缘,则输出波形之精确度较佳,而若系采该系统时脉之升缘及降缘一起使用,则可降低一半填表数。20.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中,一个往复计数周期中所产生输出频率之周期数为m,m系为使m(fs/fo)最接近一正整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo为输出频率。21.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中,一个往复计数周期中所产生输出频率之周期数为m,m系为使m(fs/fo')为一整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo'为输出频率,fo'必须符合规格误差。22.如申请专利范围第20项所述之非单周期循环式波形产生方法,其中该m(fs/fo)实务上可调整为mX(fs/fo"),其中fo"为合于fo误差范围之値,fo为规格标准输出频率,fs为系统时脉频率。23.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中该步骤(c)及步骤(d)中以该位址値相对应取样该表格中之该数位波形取样値。24.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中该步骤(e)之运算系指藉由一加减法器以进行一加法运算及一减法运算。25.如申请专利范围第15项或第24项所述之非单周期循环式波形产生方法,其中该加法运算系为于该计数循环周期其中之一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相加,该半周期可为连续或不连续。26.如申请专利范围第15项或第24项所述之非单周期循环式波形产生方法,其中该减法运算系为于该计数循环周期其中之另一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相减,该半周期可为连续或不连续。27.如申请专利范围第24项所述之非单周期循环式波形产生方法,该减法运算系为一2补数(2' complement)之相加运算。28.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中该步骤(e)之后尚包括一步骤,其系将该数位输出信号经一数位类比转换器(D/A,digital toanalog convertor)转换为一类比波形。29.如申请专利范围第15项所述之非单周期循环式波形产生方法,其中,该往复计数之周期性时序信号亦可直接拿来作为位址或位址之一部份。30.一种非单周期循环式波形产生装置,其系包括:一可程式往复计数器(Programmable Up-Down counter),其系用以往复周期性计数以产生一位址値(address value);一表格(table),其系用以输入该位址値,并相对应读取预先填入该表格之一数位波形取样値;一控制器,其系用以控制该往复计数器产生一适当计数控制信号及控制该表格输出该数位波形取样値;以及一运算器,其系受该可程式往复计数器控制使该表格之该数位波形取样値与一预定直流位准输入(DC input)加以运算以得一周期性数位输出信号。31.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该可程式往复计数器之该往复计数周期大于所欲产生波形之周期。32.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该可程式往复计数器如系采取该系统时脉之升缘或降缘,则输出波形之精确度较佳,而若采该系统时脉之升缘及降缘一起并用,则可降低一半填表数。33.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该表格亦可为是一个具输出1补数或2补数等补数功能之储存装置。34.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该位址値系用以相对应读取该表格中之该数位波形取样値。35.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该表格系藉由读取其储存之复数个数位波形取样値使其在一个可程式往复计数器之一个计数周期中形成至少双周期之周期性波形。36.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该表格系以唯读记忆体(ROM)、可程式逻辑阵列(PLA),或是随机存取记忆体RAM,或是EPROM、EEPROM、快闪记忆体(Flash ROM)等元件组成。37.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中,一个可程式往复计数周期中所产生输出频率之周期数细如为m,m系为使m(fs/fo)最接近一正整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo为输出频率。38.如申请专利范围第37项所述之非单周期循环式波形产生装置,其中该m(fs/fo)实务上可调整为mX(fs/fo"),其中fo"为合于fo误差范围之値,fs为系统时脉频率,fo为规格标准输出频率。39.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中,一个可程式往复计数周期中所产生输出频率之周期数为m,m系为使m(fs/fo')为一整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo'为输出频率,fo'必须符合规格误差。40.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该运算器系为一加减法器,其系用以进行一加法运算及一减法运算。41.如申请专利范围第30项所述之非单周期循环式波形产生装置,该减法运算系为一2补数(2' complement)之相加运算。42.如申请专利范围第30项或第40项所述之非单周期循环式波形产生装置,其中该加法运算系为于该计数循环周期其中之一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相加,该半周期可为连续或不连续。43.如申请专利范围第30项或第40项所述之非单周期循环式波形产生装置,其中该减法运算系为于该计数循环周期其中之另一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相减,该半周期可为连续或不连续。44.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该运算器运算所得之该数位输出信号可经一数位/类比转换器(D/A,Digital to Analog Convertor)转换输出一类比输出信号。45.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该运算器可为一个具有能将1补数转为2补数功能或为将该表格输出转为1补数或2补数功能之一加减法器。46.如申请专利范围第30项所述之非单周期循环式波形产生装置,其中该运算器之输出系为一周期性之波形。47.一种非单周期循环式波形产生装置,其系包括:一往复计数器(Up-Down counter),其系用以往复周期性计数以产生一位址値(address value);一表格(table),其系用以输入该位址値,并相对应读取预先填入该表格之一数位波形取样値;以及一运算器,其系受该往复计数器控制使该表格之该数位波形取样値与一预定直流位准输入(DCinput)加以运算以得一周期性数位输出信号。48.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该往复计数器之该往复计数周期大于所欲产生波形之周期。49.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该往复计数器如系采取该系统时脉之升缘或降缘,则输出波形之精确度较佳,而若采该系统时脉之升缘及降缘一起并用,则可降低一半填表数。50.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该表格亦可为是一个具输出1补数或2补数等补数功能之储存装置。51.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该位址値系用以相对应读取该表格中之该数位波形取样値。52.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该表格系藉由读取其储存之一个数位波形取样値使其在一往复计数器之一个计数周期中形成至少双周期之周期性波形。53.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该表格系以唯读记忆体(ROM)、可程式逻辑阵列(PLA),或是随机存取记忆体RAM,或是EPROM、EEPROM、快闪记忆体(Flash ROM)等元件组成。54.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中,一个往复计数周期中所产生输出频率之周期数细如为m,m系为使m(fs/fo)最接近一正整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo为输出频率。55.如申请专利范围第54项所述之非单周期循环式波形产生装置,其中该m(fs/fo)实务上可调整为m(fs/fo"),其中fo"为合于fo误差范围之値,fs为系统时脉频率,fo为规格标准输出频率。56.申请专利范围第47项所述之非单周期循环式波形产生装置,其中,一个往复计数周期中所产生输出频率之周期数为m,m系为使m(fs/fo')为一整数或是1/2之整数倍的正整数,其中fs为系统时脉频率,fo'为输出频率,fo'必须符合规格误差。57.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该运算器系为一加减法器,其系用以进行一加法运算及一减法运算。58.如申请专利范围第57项所述之非单周期循环式波形产生装置,该减法运算系为一2补数(2' complement)之相加运算。59.如申请专利范围第47项或第57项所述之非单周期循环式波形产生装置,其中该加法运算系为于该计数循环周期其中之一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相加,该半周期可为连续或不连续。60.如申请专利范围第47项或第57项所述之非单周期循环式波形产生装置,其中该减法运算系为于该计数循环周期其中之另一半周期以自该表格内取出之该数位波形取样値与该预定直流位准相减,该半周期可为连续或不连续。61.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该运算器运算所得之该数位输出信号可经一数位/类比转换器(D/A,Digital to Analog Convertor)转换输出一类比输出信号。62.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该运算器可为一个具有能将1补数转为2补数功能或为将该表格输出转为1补数或2补数功能之一加减法器。63.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该运算器之输出系为一周期性之波形。64.如申请专利范围第47项所述之非单周期循环式波形产生装置,其中该往复计数器之往复计数周期性时序信号亦可直接拿来当作位址或位址之一部份。65.EM如申请专利范围第1项所述之非单周EM期循环式波形产生方法,其中该减法运 EM算系为于该计数循环周期其中之另一半 EM周期以自该表格内取出之该数位波形取EM样値与该预定直流位准相减,该半周期 EM可为连续或不连续。图示简单说明:第一图:系习知非单周期循环式波形产生器电路方块示意图;EM第二图:(A)系本案非单周期循环 EM式波形产生器电路方块示意图及(B)其EM另一实施例;EM第三图:(A)系本案非单周期循 EM环式波形产生器另一电路方块示意图及 EM(B)其另一实施例;第四图:系本案非单周期循环式波形产生器之波形取样値之电压(V)与系统计数循环周期(Tc)之时间(T)之关系图; |
