| 主权项 |
1.一种金氧半场效电晶体,包括:于一N型通道区或一P型通道区与一汲极附近,连结具有不同功函数的两材质形成一第一与一第二闸极;以及一低浓度扩散汲极层,其前端分布在部份该第二闸极中;其中该汲极附近的一反转临限电压因功函数的差异,较该通道区内的一反转起电压更向一负方向或一正方向偏移。2.一种金氧半场效电晶体的制造方法,包括下列步骤:于一矽基底的表面上形成一闸化薄膜与沈积一第一闸极材质;使用对该第一闸极材质具高蚀刻选择率的一蚀刻方法,以定义出该第一闸极图案且未蚀刻掉该闸氧化薄膜;沈积一导电材质并蚀刻之,形成至少在该第一闸极的汲极侧边上具有一不同功函数的一第二闸极;以及利用该第一闸极与该第二闸极,形成一低浓度掺质层、一边墙与组成为一高浓度掺质层的一源/汲极。3.一种金氧半场效电晶体的制造方法,包括下列步骤:于一矽基底的表面上形成一闸氧化薄膜,以对该闸氧化薄膜具高选择率的一材质沈积形成一牺牲薄膜,之后于该牺牲薄膜中形成一凹槽,再以一CVD技术沈积一导体材质在该矽基底的整个表面上;使该导线材质保留位于该凹槽内的部份,并以蚀刻法完全除移该牺牲薄膜,形成一第一闸极;于该矽基底整个表面上沈积与该导线材质不同的另一导线材质,并蚀刻该导线材质以形成一至少在该第一闸极的汲极侧边上具有一不同功函数的一第二闸极;以及利用该第一闸极与该第二闸极,形成一低浓度掺质层、一边墙与组成为一高浓度掺质层的一源/汲极。4.一种金氧半场效电晶体的制造方法,包括下列步骤:于一矽基底的表面上形成一闸化薄膜与沈积一第一闸极材质,并使用到该第一闸极材质具高蚀刻选择率的一蚀刻方法,以定义出该第一闸极图案且未蚀刻掉该闸氧化薄膜;以CVD法于该第一闸极外围沈积一第二闸极材质,并形成在该第一闸极外围具有一不同功函数的一第二闸极;以及利用该第一闸极与该第二闸极,形成一低浓度掺质层、一边墙与组成为一高浓度掺质层的一源/汲极。5.一种金氧半场效电晶体的制造方法,包括下列步骤:于一矽基底的表面上形成一闸化薄膜与沈积一第一闸极材质,并使用对该第一闸极材质具高蚀刻选择率的一蚀刻方法,以定义出该第一闸极图案且未蚀刻掉该闸氧化薄膜;沈积一导线材质,其与矽反应形成高温下很稳定的金属矽化物,之后以一高温热处理在该第一闸极外围形成一金属矽化物层,再选择性移除该未反应的导线材质,以形成在该第一闸极外围具有一不同功函数的一第二闸极;以及利用该第一闸极与该第二闸极,形成一低浓度掺质层、一边墙与组成为一高浓度掺质层的一源/汲极。6.一种金氧半场效电晶体,包括:一通导区;以及一汲极;其中该通道区的一基底浓度Nch与该汲极附近的一基底浓度ND不同,使该汲极附近的一反转临限电压因基底浓度的差异,较该通道区内的一反转起电压更向一负方向偏移。7.一种金氧半场效电晶体的制造方法,包括下列步骤:于一第一传导型或一第二传导型矽基底的表面上形成一闸化薄膜与沈积一第一闸极材质,并使用对该第一闸极材质具高蚀刻选择率的一蚀刻方法,以定义出该第一闸极图案且未蚀刻掉该闸氧化薄膜;施以一加速电压以植入离子,使一第一传导型掺质穿过该第一闸极植入一基底表面;沈积一材质覆盖在整个表面并蚀刻之,形成与该第一闸极材质相同的一第二闸极,且位于该第一闸极两侧似边墙的外形;以及利用该第一闸极与该第二闸极,形成一低浓度掺质层、一边墙与组成为一高浓度掺质层的一源/汲极。8.一种金氧半场效电晶体的制造方法,包括下列步骤:于一第一传导型或一第二传导型矽基底的表面上形成一闸化薄膜与沈积一第一闸极材质,并使用对该第一闸极材质具高蚀刻选择率的一蚀刻方法,以定义出该第一闸极图案且未蚀刻掉该闸氧化薄膜;施以一加速电压以植入离子,使一第二传导型掺质穿过该第一闸极植入一基底表面;沈积一材质覆盖在整个表面并蚀刻之,形成与该第一闸极材质相同的一第二闸极,且位于该第一闸极两侧似边墙的外形;以及利用该第一闸极与该第二闸极,形成一低浓度掺质层、一边墙与组成为一高浓度掺质层的一源/汲极。9.一种金氧半场效电晶体,包括:形成于一矽基底上的一源汲极区;以及一闸极;其中一闸氧化薄膜形成于一汲极附近的厚度较该闸极的厚度薄,使该汲极附近该闸氧化薄膜的一反转临限电压电容较一通道区的一临限电压大,该汲极附近的该反转临限电压因此向负方向偏移。10.一种金氧半场效电晶体的制造方法,包括下列步骤:于一矽基底的表面上形成一闸化薄膜与沈积一第一闸极材质,并使用对该第一闸极材质具高蚀刻选择率的一蚀刻方法,以定义出该第一闸极图案且未蚀刻掉该闸氧化薄膜;沈积一材质覆盖在整个表面并蚀刻之,形成位于该第一闸极两侧似边墙外形的一第二闸极;以及利用该第一闸极与该第二闸极,形成一低浓度掺质层、一边墙与组成为一高浓度掺质层的一源/汲极。图式简单说明:第一图绘示本发明第一实施例的一MOSFET结构剖面图;第二图绘示本发明第一实施例中,MOS结构于一闸极通道区与一汲极附近的能带图;第三图绘示以闸电压、汲极电流与基底电流为独立参数的关系曲线图;第四图绘示以闸电压与热载子发生的可能性为独立参数的关系曲线图;第五图绘示本发明第二实施例中MOSFET的制作流程剖面图;第六图绘示本发明第三实施例中MOSFET的制作流程剖面图;第七图绘示本发明第四实施例中MOSFET的制作流程剖面图;第八图绘示本发明第五实施例中MOSFET的制作流程剖面图;第九图绘示本发明第六实施例中MOSFET的制作流程剖面图;第十图绘示本发明第七实施例中MOSFET的制作流程剖面图;第十一图绘示本发明第八实施例中MOSFET的制作流程剖面图;第十二图绘示本发明第九实施例中MOSFET的制作流程剖面图;第十三图绘示本发明第十实施例中MOSFET的制作流程剖面图;第十四图绘示传统MOSFET发生热载子恶化的概念图示;以及第十五图绘示以闸电压、基底电流与传输电导衰退为独立参数的关系曲线图。 |
