| 主权项 |
1.一种半导体之动态随机存取记忆体制程,该制程至少包含下列步骤:进行一场氧化层之隔离制程,以定义出一主动区域;形成一闸氧化层于一底材矽上;形成一多晶矽层于该闸氧化层上;以一光阻为光罩,蚀刻该闸氧化层与该多晶矽层之部份,以定义出一闸极;形成一介电层于该闸极与该底材矽上;非等向性蚀刻该介电层,以形成一间隙壁;形成一磷矽玻璃层于该闸极与该底材矽上;进行回火热处理,以形成一汲极与一源极,其系藉由高温扩散该磷矽玻璃层内之磷掺杂离子扩散趋入该底材矽内;及进行热氧化以形成一氧化层于该底材矽与该闸极上。2.如申请专利范围第1项之制程,其中上述之隔离制程形成该场氧化层以定义出该主动区域,该隔离制程为LOCOS。3.如申请专利范围第1项之制程,其中上述之闸氧化层厚度约为40到200埃之间。4.如申请专利范围第1项之制程,其中上述之多晶矽层厚度约为500到3000埃之间。5.如申请专利范围第1项之制程,其中上述之介电层系以化学气相沈积法(CVD)所沈积之磷矽玻璃(PSG)或氮化矽(Si3N4),其厚度约为1000到3000埃之间。6.如申请专利范围第1项之制程,其中上述之磷矽玻璃层系以化学气相沈积法(CVD)所沈积,其厚度约为200到2000埃之间。7.如申请专利范围第1项之制程,其中上述回火热处理,温度约为800℃到1100℃左右的高温,时间约为1小时到5秒钟左右的扩散时间,所形成该汲极与该源极之掺杂浓度约为1018cm-3到1020cm-3之间。8.如申请专利范围第1项之制程,其中上述之热氧化系以乾式热氧化方式,形成该氧化层厚度约为50到200埃之间。9.如申请专利范围第1项之制程,在形成该氧化层之后,更包括以1%氢氟酸蚀刻该磷矽玻璃层,用以后续动态随机存取记忆体之周边电路MOS元件之重掺杂制程。10.如申请专利范围第1项之制程,在回火热处理步骤,使磷掺杂离子藉由高温扩散趋入底材矽内,形成该汲极与该源极之后,更包括乾式蚀刻该磷矽玻璃层,用以后续动态随机存取记忆体之周边电路MOS元件之重掺杂制程。图式简单说明:第一图A为习知方法,以LOCOS制程形成一主动区域及形成闸氧化层与多晶矽层之剖面结构图。第一图B为习知方法,以光阻为光罩蚀刻部份闸氧化层与多晶矽层以定义出闸极之剖面结构图。第一图C为习知方法,沈积一介电层于闸极与底材矽上之剖面结构图。第一图D为习知方法,非等向蚀刻介电层以形成一间隙壁之剖面结构图。第一图E为习知方法,进行离子植入及热处理扩散掺杂离子至底材矽内,形成汲极与源极之剖面结构图。第一图F为习知方法,磷矽玻璃作为扩散源,经热处理以扩散驱入磷离子至底材矽内,形成汲极与源极之剖面结构图。第二图A为本发明方法,以LOCOS制程形成一主动区域及形成闸氧化层与多晶矽层之剖面结构图。第二图B为本发明方法,以光阻为光罩蚀刻部份闸氧化层与多晶矽层以定义出闸极之剖面结构图。第二图C为本发明方法,沈积一介电层于闸极与底材矽上之剖面结构图。第二图D为本发明方法,非等向蚀刻介电层以形成一间隙壁之剖面结构图。第二图E为本发明方法,磷矽玻璃作为扩散源,藉由回火热处理,进行磷掺杂之热扩散,使磷掺杂扩散驱入至底材矽内,以形成汲极与源极之剖面结构图。第二图F为本发明方法,进行乾式热氧化,以形成氧化层之剖面结构图。第二图G为本发明方法,在第二图F之后,以氢氟酸蚀刻去除磷矽玻璃层之剖面结构图。第二图H为本发明方法,在第二图E之后,以乾式蚀刻去除磷矽玻璃层之剖面结构图。第二图I为本发明方法,在第二图H之后,进行热氧化以形成氧化层之剖面结构图。 |
