| 主权项 |
1.一种顺序控制电路,包含:一个指令记忆体能够储存一个程式的每一个指令;复数个支线位址暂存器,每个暂存器都能储存一个支线位址;一个逻辑运算电路,能接收到复数个旗标后侦测这些旗标的数値的组合;一个程式计数器,能将一个位址输出到指令记忆体之中;一个程式计数控制器,能依据读自指令记忆体的控制字来控制程式计数器,也能依对应旗标数値的组合来选定一个支线位址暂存器;其中,被程式计数控制器所选定的支线位址暂存器中所储存的支线位址被载入程式计数器之中。2.如申请专利范围第1项的顺序控制电路,其更包含一个索引暂存器和索引计数器用来控制回线指令。3.如申请专利范围第1项的顺序控制电路,其中的程式为测试程式,且此顺序控制电路系供记忆测试装置的测试图型产生器以执行对一个半导体记忆装置的测试。4.如申请专利范围第2项的顺序控制电路,其中的程式为测试程式,且此顺序控制电路系供记忆测试装置的测试图型产生器以执行对一个半导体记忆装置的测试。5.如申请专利范围第3项的顺序控制电路,其中的指令记忆体包含:一个顺序控制指令区以储存顺序控制指令的运算码部份及一个运算元储存区以储存对应于运算码部份的运算元;且在顺序控制指令区所储存的运算码部份会被提供给程式计数控制器作为控制字。6.如申请专利范围第4项的顺序控制电路,其中的指令记忆体包含:一个顺序控制指令区以储存顺序控制指令的运算码部份及一个运算元储存区以储存对应于运算码部份的运算元且在顺序控制指令区所储存的运算码部份会被提供给程式计数控制器作为控制字,另外,自运算元储存区读出的位址资料也被送入索引暂存器之中。7.一种顺序控制电路,其系供记忆测试装置的测试图型产生器以执行对一个半导体记忆装置的测试,该顺序控制电路具有一程式计数器,且包含:一种侦测装置,该装置能够侦测复数个支线状况的组合;一种切换装置,该装置能依据一个经由侦测装置的侦测结果来把一个位址切换和载入到一个程式计数器之中。图式简单说明:第一图是一个普通记忆体测试装置结构的方块图。第二图是一个习知顺序控制电路结构的方块图。第三图是本发明顺序控制电路的较佳实施例的结构的方块图。 |
