| 主权项 |
1.一种在半导体装置之制造中选择性蚀刻的方法,其特征为-沉积一半导体物质之非晶系层(6)在一相同半导体材料之结晶系基材(1)上;-沉积至少一介电材料层(7)在非晶系层(6),如此以防止该非晶系层(6)之结晶化;和-制成合成结构(8)图案然后蚀刻去除介电材料层(7)和非晶系半导体层(6)在一事先决定之面积或区域(9)。2.如申请专利范围第1项之方法,其特征为沉积介电材料层(7)藉任一PECVD,SACVD,MBE技术或旋转涂覆技术之协助。3.如申请专利范围第1项之方法,其特征为由PETEOS形成介电材料层(7)。4.如申请专利范围第1至第3项任一项之方法,其特征为藉CVD技术之协助,沉积非晶系层(6)在基材(1)上。5.如申请专利范围第1项之方法,其特征为在一温度250至400℃之间,沉积介电材料层(7)。6.如申请专利范围第1项之方法,其特征为使用矽作为半导体材料。7.一种与具有自我记录基极-射极结构之双极性电晶体有关之制造方法,其特征为-沉积一非晶系矽层(6)在具有一第一导体形式之上层范围(3-4)的结晶系基材(1)上;-藉搀质搀杂非晶系矽层(6)来形成一第二导体形式;-沉积至少一介电材料层(7)在非晶系矽层(6)上,以此一方式来防止非晶系矽层(6)结晶化;-制成合成结构(8)图案然后蚀刻去除介电材料层(7)和非晶系半导体层(6)在一事先决定之区域,如此来界定一射极开口(9);-生长一热氧化层(10)在合成结构上,其中,非晶系矽层(6)转换成一聚晶系矽层(6');-经由搀杂通过热氧化层(10)形成一相同导体形式之本质基极层(12),如该聚晶系矽层(6'),-沉积一层电的绝缘物质(13)在合成结构上,然后非等向地蚀刻此结构直到一薄氧化层留在射极开口(9)中之基材和以此一方法如所谓电的绝缘物质之间隙壁(13')留在沿着射极开口(9)之侧壁;-去除该薄氧化层;-形成一射极接触在射极开口(9)和搀杂该射极接触(15)至该第一导体形式;及-热处理此结构经由从射极接触(15)的搀质扩散以形成一射极-基极连接(16,12')在基材上。8.如申请专利范围第7项之方法,其特征为藉由PECVD,SACVD,MBE技术或旋转涂覆技术之协助沉积介电层(7)。9.如申请专利范围第6项之方法,其特征为使用PETEOS为介电层(7)。10.如申请专利范围第7至第9项任一项之方法,其特征为经由沉积一多晶系矽及搀杂该层至上述第一导体形式,形成射极接触窗(15),其后微影和电浆蚀刻形成图案于该搀杂层。11.如申请专利范围第7项之方法,其特征为经由BF3离子植入搀杂非晶系矽层(6)。12.如申请专利范围第7项之方法,其特征为在一温度介于250至400℃之间沉积介电层(7)。13.如申请专利范围第7项之方法,其特征为经由一电子的绝缘氮化合物物质(13')及藉由LPCVD技术之协助沉积该层至一数百毫微米之厚度。图式简单说明:第一图-第二图所示为本发明方法当蚀刻一矽层于一矽层表面时之二个步骤的剖面结构图;以及第三图-第六图所示为本发明方法根据第二图所示之结构在制作具有自我记录基极-射极结构之双极性电晶体时之四个步骤的剖面结构图。 |
