| 摘要 |
<p>L'invention concerne un processeur de transformation de Fourier rapide (FFT) utilisant des modules papillon de transformée de Fourier discrète (DFT) ayant, dans les modes de réalisation préférés, des tailles supérieures à 4. Dans un premier exemple de mode de réalisation, le processeur FFT utilise des papillons de taille 8. Dans un deuxième exemple de mode de réalisation, le processeur FFT utilise des papillons de taille 16. En plus d'une puissance faible, des multiplicateurs de coefficient fixes sont utilisés pour réaliser des multiplications de facteur de rotation non triviaux dans chaque module papillon. Le nombre de différents multiplicateurs de facteurs de rotation non triviaux est réduit par séparation de facteurs de rotation triviaux et non triviaux et par utilisation des symétries de facteurs de rotation dans le plan complexe et/ou la décomposition de facteur de rotation. Conformément à ces facteurs et à d'autres facteurs, l'invention permet la conception d'un processeur FFT ayant une consommation minimale de puissance et de la zone surface puce IC.</p> |
