| 主权项 |
1.一种制造动态随机存取记忆胞之方法,该方法至少包含的步骤为:形成电晶体和字元线于半导体底材上;形成多晶矽插塞于该电晶体,该字元线上之第一隔离层中,其中该多晶矽插塞在该电晶体之间,该电晶体和该字元线之间形成;形成多晶矽层于该第一隔离层上;形成遮盖层于该多晶矽层上;蚀刻该遮盖层,该多晶矽层和该第一隔离层以曝露出形成于该字元线和该电晶体之间的该多晶矽插塞;形成氧化物间隙壁于该蚀刻之多晶矽层,该蚀刻之遮盖层之侧壁上;形成氮化矽层于该氧化物间隙壁,该蚀刻之遮盖层和该多晶矽插塞之表面上;形成第二隔离层于该氮化矽层上;蚀刻该第二隔离层以便在该多晶矽插塞之上形成储存电极接触孔洞,该多晶矽插塞于该电晶体和该字元线之间形成;蚀刻由该储存电极接触孔洞所曝露出来之该氮化矽层,因而在该氧化物间隙壁上形成氮化物间隙壁;形成第一导电层于该储存电极接触孔洞,和该第二隔离层之表面上;移除在该第二隔离层上之部分该第一导电层;移除该第二隔离层,因而形成了王冠形状之第一储存电极;形成介电薄膜于该王冠形状之第一储存电极之表面上;且形成第二导电层于该介电薄膜上成为第二储存电极。2.如申请专利范围第1项之方法,其中上述之第一隔离层包含TEOS-氧化物。3.如申请专利范围第1项之方法,其中上述之隔离层包含BPSG。4.如申请专利范围第1项之方法,其中更包含了在形成该多晶矽层之后于该多晶矽层上形成矽化钨层。5.如申请专利范围第1项之方法,其中上述之多晶矽层包含掺杂多晶矽。6.如申请专利范围第1项之方法,其中上述之多晶矽层包含同步掺杂多晶矽。7.如申请专利范围第1项之方法,其中上述之第二隔离层包含氧化物。8.如申请专利范围第7项之方法,其中上述之第二隔离层由HF溶液加以移除。9.如申请专利范围第7项之方法,其中上述之第二隔离层由BOE溶液加以移除。10.如申请专利范围第1项之方法,其中上述之第二隔篱层具有范围大约在10000-20000埃的厚度。11.如申请专利范围第1项之方法,其中上述之第一导电层从掺杂多晶矽和同步掺杂多晶矽所组成之群集中选择出来。12.如申请专利范围第1项之方法,其中上述之第一导电层之顶端部分由化学气相沉积法加以移除。13.如申请专利范围第1项之方法,其中上述之第一导电层之顶端部分由回蚀方法加以移除。14.如申请专利范围第1项之方法,其中上述之介电薄膜由氧化钽(Ta2O5)所形成。15.如申请专利范围第1项之方法,其中上述之介电薄膜由氧化物/氮化物/氧化物之三层薄膜所形成。16.如申请专利范围第1项之方法,其中上述之介电薄膜由氮化物/氧化物之双层薄膜所形成。17.如申请专利范围第1项之方法,其中上述之第二导电层由掺杂多晶矽,同步掺杂多晶矽,铝,铜,钨,钛及其组合所组成之群集中选择出来。图式简单说明:第一图为半导体晶圆之截面积视图,例举了在半导体底材上形成电晶体之步骤;第二图为半导体晶圆之截面积视图,例举了在半导体底材上蚀刻多层结构之步骤;第三图为半导体晶圆之截面积视图,例举了形成氧化物间隙壁和氮化矽层之步骤;第四图为半导体晶圆之截面积视图,例举了形成电极接触孔洞之步骤;第五图为半导体晶圆之截面积视图,例举了蚀刻氮化矽层之步骤;第六图为半导体晶圆之截面积视图,例举了形成第一导电层之步骤;第七图为半导体晶圆之截面积视图,例举了移除第一导电层之顶端部分之步骤;第八图为半导体晶圆之截面积视图,例举了蚀刻氧化层之步骤,因而形成了具有王冠形状之第一储存电极;第九图为半导体晶圆之截面积视图,例举了形成介电薄膜和第二导电层之步骤。 |
