| 主权项 |
1.一种半导体基板的处理方法,该半导体基板具有一方主面、相反侧的他方主面、和侧面部,且于前述一方主面中规制形成活性领域的中央部,且规制前述中央部的周边领域与含有前述侧面部的端缘部,其特征为具备有:(a)形成第1氧化膜,以覆盖前述半导体基板的前述中央部及前述端缘部的工程;(b)于前述中央部的前述第1氧化膜的上部选择性地形成耐氧化性膜之工程;及(c)将前述耐氧化膜作为遮罩,进一步氧化处理前述半导体基板的端缘部,用以在前述端缘部形成较前述第1氧化膜为厚的第2氧化膜的工程。2.如申请专利范围第1项之半导体基板的处理方法,其中前述半导体基板系为以SIMOX法所形成之SOI基板;而在前述一方主面的表面内系具备有涵盖全面地依顺序积层形成的埋入氧化膜及SOI层;前述工程(c)为包含有形成前述第2氧化膜之工程(c-1),俾能完全地氧化延伸于前述端缘部的前述SOI层,同时亦能氧化前述端缘部的残余部份者。3.如申请专利范围第1项之半导体基板的处理方法,其中前述半导体基板系为以贴合法所形成之SOI基板;而在前述一方主面上系具备有涵盖全面地依顺序积层形成的基板上氧化膜及SOI层;前述工程(c)系为包含有形成前述第2氧化膜之工程(c-1),俾能完全地氧化延伸于前述端缘部的前述SOI层,同时亦能氧化前述端缘部的残余部份者。4.如申请专利范围第1项之半导体基板的处理方法,其中前述半导体基板系为主堆矽层基板,且具备有形成于前述端缘部及前述他方主面的多晶矽层;而前述工程(c)系为包含有形成前述第2氧化膜的工程(c-1),俾能完全不氧化前述多晶矽层者。5.如申请专利范围第2项或第3项之半导体基板的处理方法,其中,前述工程(a)系为包含有形成前述第1氧化膜之工程,使前述中央部份的前述SOI层的厚度薄化至适合于半导体元件的形成之厚度为止。6.如申请专利范围第5项之半导体基板的处理方法,其中,前述工程(b)系为包含有,于前述中央部,配合规制前述活性领域的场氧化膜的型样,而以前述耐氧化性膜形成型样的工程;而前述工程(c)系为包含有,于前述中央部配合前述耐氧化性膜的前述型样,形成前述第2氧化膜而作为前述场氧化膜之工程者。7.一种半导体基板之处理方法,该半导体基板为具有一方主面、相反侧的他方主面、和侧面部,且于前述一方主面中规制活性领域所形成的中央部,且规制含有前述中央部的周边领域与前述侧面部的端缘部,其特征为具备有:(a)形成氧化膜,以覆盖前述半导体基板的前述中央部及前述端缘部之工程;(b)形成阻抗性遮罩于前述中央部以外的前述氧化膜的上部之工程;及(c)将前述阻抗性遮罩作为蚀刻遮罩,而选择性地除去前述中央部的前述氧化膜而露出前述SOI层,同时亦残留前述氧化膜于前述端缘部之工程者。8.如申请专利范围第7项之半导体基板之处理方法,其中进一步具备有形成耐氧化膜于前述端缘部的前述氧化膜上的工程(d)者。9.如申请专利范围第7项或第8项之半导体基板的处理方法,其中,前述半导体基板系为以SIMOX法所形成之SOI基板;在前述一方主面的表面内系具备有涵盖全面地依顺序积层形成的埋入氧化膜及SOI层;前述工程(a)系为包含有形成前述氧化膜之工程,使前述中央部的前述SOI层的厚度薄化至适合于半导体元件之形成的厚度为止者。10.一种半导体基板之处理方法,该半导体基板为具有一方主面;相反侧的他方主面、和侧面部,且于前述一方主面中规制活性领域所形成的中央部,且规制含有前述中央部的周边领域与前述侧面部的端缘部,其特征为:前述半导体基板系为SIMOX法所形成之基板;且在前述一方主面的表面内系具备有涵盖全面地依顺序积层形成的埋入氧化膜及SOI层;同时具备:(a)形成第1氧化膜,以覆盖前述半导体基板的前述中央部及前述端缘部之工程;(b)选择性形成阻抗性遮罩于前述中央部的前述第1氧化膜的上部之工程;(c)将前述阻抗性遮罩作为蚀刻遮罩,而选择性地除去前述半导体基板的端缘部的前述第1氧化膜及前述SOI层,而露出前述埋入氧化膜之工程;及(d)进一步氧化前述阻抗性遮罩下部的前述第1氧化膜,而形成较前述第1氧化膜为厚的第2氧化膜同时更进而将露出的前述埋入氧化膜加厚之工程者。11.一种半导体基板之处理方法,该半导体基板为具有一方主面、相反侧的他方主面、和侧面部,且于前述一方主面中规制活性领域所形成的中央部,且规制含有前述中央部的周边领域与前述侧面部的端缘部,其特征为:前述半导体基板系为STMOX法所形成之基板;且在前述一方主面的表面内系具备有涵盖全面地依顺序而积层形成的埋入氧化膜及SOI层;同时具备:(a)形成第1氧化膜,以覆盖前述半导体基板的前述中央部及前述端缘部之工程;及(b)选择性地形成阻抗性遮罩于前述中央部的前述第1氧化膜的上部之工程;(c)将前述阻抗性遮罩作为蚀刻遮罩,而藉由乾蚀刻选择性地除去前述半导体基板的端缘部的前述第1氧化膜、前述SOI层及前述埋入氧化膜,而露出前述SOI层下部的下地基板之工程;及(d)进一步氧化前述阻抗性遮罩下部的前述第1氧化膜而形成较前述第1氧化膜为厚的第2氧化膜,同时形成第3氧化膜于露出的前述下地基板上之工程者。12.如申请专利范围第10项或11项之半导体基板之处理方法,其中,前述工程(d)系为包含有形成前述第2氧化膜之工程,使前述中央部的前述SOI层的厚度薄化至适合于形成半导体元件的厚度为止者。13.一种半导体基板,该半导体基板为具有一方主面、相反侧的他方主面、及侧面部,且于前述一方主面中规制活性领域所形成的中央部,且规制含有前述中央部的周边领域与前述侧面部的端缘部,其特征为:在前述一方主面内系具备有依顺序而积层形成的埋入氧化膜及SOI层;及在前述端缘部系具备有达到前述埋入氧化膜之厚度的氧化膜。14.一种半导体基板,该半导体基板为具有一方主面、相反侧的他方主面、和侧面部,且于前述一方主面中规制活性领域所形成的中央部,且规制含有前述中央部的周边领域与前述侧面部的端缘部之半导体基板,其特征为:在前述一方主面内系具备有依顺序而积层形成的埋入氧化膜及SOI层;在前述埋入氧化膜内系含有矽岛;而延伸于前述端缘部的前述埋入氧化膜内的矽岛的密度,系较前述中央部的前述埋入氧化膜内的矽岛的密度为低者。15.一种半导体基板,该半导体基板为具有一方主面、相反侧的他方主面、和侧面部,且于前述一方主面中规制活性领域所形成的中央部,且规制含有前述中央部的周边领域与前述侧面部的端缘部,其特征为:在前述一方主面内系具备有依顺序积层形成的埋入氧化膜及SOI层;在前述埋入氧化膜内系含有矽岛;及在前述端缘部系未形成前述埋入氧化膜及前述SOI层者。图式简单说明:第一图说明本发明之实施形态1的半导体基板的处理工程的剖面图。第二图说明本发明之实施形态1的半导体基板的处理工程的平面图。第三图说明本发明之实施形态1的半导体基板的处理工程的剖面图。第四图说明本发明之实施形态1的半导体基板的处理工程的剖面图。第五图说明本发明之实施形态1的半导体基板的处理工程的剖面图。第六图说明本发明之实施形态1的半导体基板的处理工程的剖面图。第七图表示半导体基板的最端缘部之构成的剖面图。第八图说明本发明之实施形态2的半导体基板的处理工程的剖面图。第九图说明本发明之实施形态2的半导体基板的处理工程的剖面图。第十图说明本发明之实施形态2的半导体基板的处理工程的剖面图。第十一图说明本发明之实施形态2的半导体基板的处理工程的剖面图。第十二图说明本发明之实施形态2的变形例的半导体基板的处理工程的剖面图。第十三图说明本发明之实施形态2的变形例的半导体基板的处理工程的剖面图。第十四图说明本发明之实施形态2的变形例的半导体基板的处理工程的剖面图。第十五图说明本发明之实施形态3的半导体基板的处理工程的剖面图。第十六图说明本发明之实施形态3的半导体基板的处理工程的剖面图。第十七图说明本发明之实施形态3的半导体基板的处理工程的剖面图。第十八图说明本发明之实施形态3的半导体基板的处理工程的剖面图。第十九图说明本发明之实施形态4的半导体基板的处理工程的剖面图。第二十图说明本发明之实施形态4的半导体基板的处理工程的剖面图。第二十一图说明本发明之实施形态5的半导体基板的处理工程的剖面图。第二十二图说明本发明之实施形态5的半导体基板的处理工程的剖面图。第二十三图说明本发明之实施形态5的半导体基板的处理工程的剖面图。第二十四图说明本发明之实施形态6的半导体基板的处理工程的剖面图。第二十五图说明本发明之实施形态6的半导体基板的处理工程的剖面图。第二十六图说明本发明之实施形态6的半导体基板的处理工程的剖面图。第二十七图说明本发明之实施形态6的半导体基板的处理工程的剖面图。第二十八图说明本发明之实施形态6的半导体基板的处理工程的剖面图。第二十九图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十一图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十二图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十三图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十四图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十五图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十六图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十七图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十八图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第三十九图说明本发明之实施形态7的半导体基板的处理工程的剖面图。第四十图表示SOI基板之构成的剖面图。第四十一图说明SOI基板之习知处理工程的剖面图。第四十二图说明SOI基板之习知处理工程的剖面图。第四十三图说明SOI基板之习知处理工程的剖面图。第四十四图说明SOI基板之习知处理工程中之问题点的剖面图。第四十五图说明SOI基板之习知处理工程中之问题点的剖面图。第四十六图说明SOI基板之习知处理工程中之问题点的剖面图。 |
