| 主权项 |
1.一种快闪记忆体的制造方法,该方法至少包括:提供一基底;在该基底上形成一垫氧化物层;在该垫氧化物层上形成一图案化之罩幕层;在该罩幕层侧壁形成一间隙壁;以该罩幕层与该间隙壁为罩幕,在该基底中形成一沟渠;在该基底上形成一绝缘层;去除该罩幕层上之部分该绝缘层以形成包括该间矽壁之一T字形沟渠隔离结构,暴露出该罩幕层,其中部份该T字形沟渠隔离结构延伸至该基底上;去除该罩幕层与该罩幕层下方之该垫氧化层;在该基底上形成一穿隧氧化物层;在该穿隧氧化物层上形成一定义之第一导电层,作为一浮置闸;在该浮置闸上形成一介电层;以及在该介电层上形成一定义之第二导电层,作为一控制闸。2.如申请专利范围第1项所述快闪记忆体的制造方法,其中该罩幕层包括氮化矽层。3.如申请专利范围第1项所述快闪记忆体的制造方法,其中该间隙壁包括氧化矽。4.如申请专利范围第1项所述快闪记忆体的制造方法,其中在该罩幕层侧壁形成该间隙壁更包括在该基底上形成一第一绝缘层;以及以该罩幕层为蚀刻终点,回蚀刻该第一绝缘层,在该罩幕层侧壁形成该间矽壁。5.如申请专利范围第1项所述快闪记忆体的制造方法,其中延伸至该基底上之该T字形沟渠隔离结构高度约为1000-2000埃。6.如申请专利范围第1项所述快闪记忆体的制造方法,其中去除该垫氧化层与该罩幕层包括湿蚀刻法。7.如申请专利范围第1项所述快闪记忆体的制造方法,其中该穿隧氧化物层包括以热氧化法形成。8.如申请专利范围第1项所述快闪记忆体的制造方法,其中该第一导电层厚度约为800-2500埃。9.如申请专利范围第1项所述快闪记忆体的制造方法,其中该介电层包括氧化物-氮化物-氧化物(ONO)。10.如申请专利范围第1项所述快闪记忆体的制造方法,其中该绝缘层包括氧化矽。11.一种浅沟渠隔离结构的制造方法,包括:提供一基底;在该基底上形成一垫氧化物层;在该垫氧化物层上形成一图案化之罩幕层;在该罩幕层侧壁形成一间隙壁;以该罩幕层与该间隙壁为罩幕,在该基底中形成一沟渠;在该基底上形成一绝缘层;去除该罩幕层上之部分该绝缘层以形成一T字形沟渠隔离结构,暴露出该罩幕层,其中部份该T字形沟渠隔离结构包括该间矽壁;以及去除该罩幕层与该罩幕层下方之该垫氧化层。12.如申请专利范围第11项所述浅沟渠隔离结构的制造方法,其中该罩幕层包括氮化矽层。13.如申请专利范围第11项所述浅沟渠隔离结构的制造方法,其中该间隙壁包括氧化矽。14.如申请专利范围第11项所述浅沟渠隔离结构的制造方法,其中在该罩幕层侧壁形成该间隙壁更包括在该基底上形成一第一绝缘层;以及以该罩幕层为蚀刻终点,回蚀刻该第一绝缘层,在该罩幕层侧壁形成该间矽壁。15.如申请专利范围第11项所述浅沟渠隔离结构的制造方法,其中去除该垫氧化层与该罩幕层包括湿蚀刻法。16.如申请专利范围第11项所述浅沟渠隔离结构的制造方法,其中该绝缘层包括氧化矽。17.一种快闪记忆体结构,包括:一基底,该基底包括一主动区与一隔离区;一T字形浅沟渠隔离结构,位于该隔离区之该基底中,其中部份该T字形浅沟渠隔离结构延伸至该基底上;一穿隧氧化物层,位于该主动区上;-浮置闸,位于该穿隧氧化物层上且部份该浮置闸位在该T字形浅沟渠隔离结构上;一介电层,位在该浮置闸上;以及一控制闸,位在该介电层上。18.如申请专利范围第17项所述快闪记忆体结构,其中延伸至该基底上之该T字形沟渠隔离结构高度约为1000-2000埃。19.如申请专利范围第17项所述快闪记忆体结构,其中该浮置闸厚度约为800-2500埃。20.如申请专利范围第17项所述快闪记忆体结构,其中该介电层包括氧化物-氮化物-氧化物(ONO)。图式简单说明:第一图系显示习知一种快闪记忆体之结构剖面图;第二图A-第二图F系绘示根据本发明较佳实施例快闪记忆体之制造流程剖面图; |
