| 主权项 |
1.一种制造积体电路内连线的方法,包括下列步骤:A.形成一光阻图案层步骤,系提供一基板,将一光阻涂布在基板(Substrate)上表面,且该基板在形成该光阻图案层前可预先沉积一第一介电层;B.低温沉积一第二介电层步骤;C.去除该第二介电层步骤,系以一化学机械研磨(Chemical Mechanical Polishing, CMP)去除覆盖于该光阻图案层上之第二介电层,并曝露出该光阻图案层;D.剥除该光阻图案层步骤,系去除已曝露之该光阻;E.稳定该第二介电层步骤。2.如申请专利范围第1项所述之方法,其中该基板在形成该光阻图案层前可预先沉积一第一介电层。3.如申请专利范围第1项所述之方法,其中该光阻图案层系以旋转涂布的方式形成一光阻层之后,烘烤该光阻层,并经由一曝光显影制程形成。4.如申请专利范围第1项所述之方法,其中该第二介电层以低温沉积形成时,系使用一旋转涂布(Spin-On)技术,并以一FlowfillDielectric Technology形成。5.如申请专利范围第4项所述之方法,其中该第二介电层以低温沉积形成之温度,约为40℃以下。6.如申请专利范围第1项所述之方法,其中该第二介电层之稳定步骤,系以一热处理法(Thermal Cure)稳定(Stabilizing)该第二介电层。7.一种制造双道金属镶嵌多阶层内连线结构的方法,包括:A.提供一基底,该基底上具有一第一金属导电层与第一金属间介电层,且该第一金属导电层与第一金属间介电层间具有一第一障壁金属层(Barrier MatalLayer);B.形成一第一障壁介电层(Barrier Dieletric Layer)步骤,该第一障壁介电层系形成于该基底上表面,覆盖该第一金属导电层、第一金属间介电层与第一障壁金属层;C.形成通孔图案(Via Patterning),包括下列步骤:形成一光阻通孔图案层步骤,系将一光阻涂布在该第一障壁介电层表面;低温沉积一第二介电层步骤;去除该第二介电层步骤,系以一化学机械研磨(ChemicalMechanical Polishing, CMP)去除覆盖于该光阻通孔图案层上之第二介电层,并曝露出该光阻通孔图案层;剥除该光阻通孔图案层步骤,系去除已曝露之该光阻通孔图案层;稳定该第二介电层步骤,系以一热处理法(Thermal Cure)稳定该第二介电层;D.形成沟渠图案(Trench Patterning),包括下列步骤:形成一光阻沟渠图案层步骤,系将一光阻涂布在该第二介电层表面;低温沉积一第三介电层步骤;去除该第三介电层步骤,系以一化学机械研磨(ChemicalMechanical Polishing, CMP)去除覆盖于该光阻沟渠图案层上之第三介电层,并曝露出该光阻沟渠图案层;剥除该光阻沟渠图案层步骤,系去除已曝露之该光阻沟渠图案层;稳定该第三介电层步骤,系以一热处理法(Thermal Cure)稳定该第三介电层;E.填入一第二金属导电层。8.如申请专利范围第7项所述之方法,其中该光阻通孔图案层或该光阻沟渠图案层系以旋转涂布的方式形成一光阻层之后,烘烤该光阻层,并经由一曝光显影制程形成。9.如申请专利范围第7项所述之方法,其中该第二介电层或该第三介电层以低温沉积形成时,系使用一化学沉积(Chemical Vapor Deposition, CVD)技术,并以一Flowfill Dielectric Technology形成。10.如申请专利范围第9项所述之方法,其中该第二介电层或该第三介电层以低温沉积形成之温度,约为40℃以下。11.如申请专利范围第7项所述之方法,其中该第二介电层该第三介电层之稳定步骤,系以一热处理法(Thermal Cure)稳定(Stabilizing)该第二介电层或该第三介电层。12.如申请专利范围第7项所述之方法,其中该第一金属导电层与该第二金属导电层之金属可为铜(Cu)。13.如申请专利范围第7项所述之方法,其中该第二金属导电层填入前,可先形成一第二障壁金属层于该通孔与该沟渠侧边及底面后,再填入该第二金属导电层。图式简单说明:第一(a)图-第一(g)图为习知技艺中形成沟渠与通孔方法之示意图第二(a)图-第二(d)图为本发明一种制造积体电路内连线的方法示意图第三(a)图-第三(e)图为本发明之一实施例示意图 |
