发明名称 半导体元件及其制造方法
摘要 提供步骤有形成一隧道绝缘薄膜在一半导体基底上,形成一第一半导体薄膜构成该隧道绝缘薄膜上的一浮动闸极之下部,形成元件隔离凹处藉由蚀刻在该第一半导体薄膜、该隧道绝缘薄膜及该半导体元件上的元件隔离区,形成一元件隔离绝缘薄膜于该元件隔离凹处并在该第一半导体薄膜上,从该第一半导体薄膜之上表面除去该元件隔离绝缘薄膜并使该元件隔离凹处上面的元件隔离绝缘薄膜变薄,选择性生长一第二半导体薄膜当作该第一半导体薄膜上的浮动闸极之一上部并生长该第二半导体薄膜在该元件隔离绝缘薄膜上以于一横向延伸,形成一介电薄膜在该浮动闸极上,并形成一导电晶体薄膜当作一在该介电薄膜上的控制闸极。
申请公布号 TW531895 申请公布日期 2003.05.11
申请号 TW091104169 申请日期 2002.03.06
申请人 富士通股份有限公司 发明人 高田和彦;菅谷慎二
分类号 H01L29/78 主分类号 H01L29/78
代理机构 代理人 恽轶群 台北市松山区南京东路三段二四八号七楼;陈文郎 台北市松山区南京东路三段二四八号七楼
主权项 1.一种半导体元件,包含:一第一半导体薄膜,系经由一隧道绝缘薄膜构成一形成在一半导体基底之一元件形成区上的一浮动闸极之下部;元件隔离凹槽,系形成于该第一半导体薄膜、该隧道绝缘薄膜及该半导体基底,在一邻近该元件形成区上;一元件隔离绝缘薄膜,系埋于该等元件隔离凹槽;一第二半导体薄膜,形成在该第一半导体薄膜上作为该浮动闸极之一上部并具有一延伸部其延伸在一横向以至一薄膜厚度从该元件形成区至该元件隔离绝缘薄膜系连续地变薄;一介电薄膜,系形成在该第二半导体薄膜上;及一控制闸极,系经由该介电薄膜形成在该浮动闸极上。2.如申请专利范围第1项所述之半导体元件,其中该浮动闸极动闸极之上部具有一部份其宽度系宽于该下部。3.如申请专利范围第1项所述之半导体元件,其中该浮动闸极动闸极之上部具有一弯曲倾斜表面于一从该元件形成区至该元件隔离绝缘薄膜的方向。4.如申请专利范围第1项所述之半导体元件,其中该第一半导体薄膜及第二半导体薄膜系分别由多晶矽所形成。5.如申请专利范围第1项所述之半导体元件,其中该隧道绝缘薄膜系由一ONO薄膜所形成。6.一种半导体元件制造方法,包含步骤:形成一隧道绝缘薄膜在一半导体积底上;形成一第一半导体薄膜构成该隧道绝缘薄膜上的一浮动闸极之下部;形成元件隔离凹槽藉由蚀刻在该第一半导体薄膜、该隧道绝缘薄膜及该半导体元件上的元件隔离区;形成一元件隔离绝缘薄膜于该元件隔离凹槽并在该第一半导体薄膜上;从该第一半导体薄膜上面的一区域除去该元件隔离绝缘薄膜并使该元件隔离凹槽上面的元件隔离绝缘薄膜变薄;选择性生长一第二半导体薄膜当作该第一半导体薄膜上的浮动闸极之一上部并且亦生长该第二半导体薄膜在该元件隔离绝缘薄膜上以于一自该元件隔离绝缘薄膜的横向延伸;形成一介电薄膜在该浮动闸极上;及形成一导电薄膜当作一在该介电薄膜上的控制闸极。7.如申请专利范围第6项所述之半导体元件制造方法,其中该隧道绝缘薄膜系由一ONO薄膜所形成。8.如申请专利范围第6项所述之半导体元件制造方法,其中更包含步骤:形成一研磨阻绝薄膜在该第一半导体薄膜,在形成该元件隔离凹槽之前;形成该元件隔离凹槽的一顶部藉由蚀刻在该元件隔离区上的研磨阻绝薄膜;形成该元件隔离绝缘薄膜在该第一半导体薄膜上穿过该研磨阻绝薄膜;研磨该元件隔离绝缘薄膜以除去自该研磨阻绝薄膜之一上面并使在该元件隔离凹槽上面的该元件隔离绝缘薄膜变薄;及除去该研磨阻绝薄膜,在生长该第二半导体薄膜之前。9.如申请专利范围第8项所述之半导体元件制造方法,其中该第一半导体薄膜及该第二半导体薄膜系分别由多晶矽而形成,并且该研磨阻绝薄膜系由一氮化矽薄膜所形成。10.如申请专利范围第8项所述之半导体元件制造方法,更包含步骤使形成在该元件隔离凹槽上之该元件隔离绝缘薄膜的一上表面低于该第一半导体薄膜的一上表面更藉由使该元件隔离凹槽上之元件隔离绝缘薄膜变薄,在该元件隔离绝缘薄膜从该研磨阻绝薄膜被除去后但在该第二半导体薄膜被形成之前。11.如申请专利范围第10项所述之半导体元件制造方法,其中藉由过度研磨或选择性蚀刻,完成弄薄该元件隔离区中之元件隔离绝缘薄膜。12.如申请专利范围第6项所述之半导体元件制造方法,其中更包含步骤使该元件隔离凹槽上之元件隔离绝缘薄膜的一上表面低于该第一半导体薄膜的一上表面更藉由使该元件隔离凹槽上之元件隔离绝缘薄膜变薄,在该元件隔离绝缘薄膜从该第一半导体薄膜之上表面被除去后但在该第二半导体薄膜被形成之前。13.如申请专利范围第12项所述之半导体元件制造方法,其中藉由过度研磨或选择性蚀刻,完成弄薄该元件隔离区中之元件隔离绝缘薄膜。14.如申请专利范围第6项所述之半导体元件制造方法,其中藉由一化学机械研磨法,同时完成从该元件形成区除去该元件隔离绝缘薄膜以及弄薄该元件隔离凹槽上之元件隔离绝缘薄膜变薄。15.如申请专利范围第6项所述之半导体元件制造方法,其中该第二半导体薄膜之侧表面被形成以具有一光滑弯曲表面在该元件隔离凹槽上之元件隔离绝缘薄膜上。16.如申请专利范围第6项所述之半导体元件制造方法,其中藉由一利用含矽及氯之气体的汽相沉积,完成选择性生长该第二半导体薄膜。17.如申请专利范围第16项所述之半导体元件制造方法,其中该气体由任一矽烷及盐酸的混合气体、或二氯矽烷气体、或一二氯矽烷气体及盐酸的混合气体组成。18.如申请专利范围第6项所述之半导体元件制造方法,其中构成该控制闸极之薄膜系一第三半导体薄膜,一杂质系生长地掺杂入其中或该杂质在生长后被掺杂入其中。19.一种半导体元件制造方法,包含步骤:依次形成一隧道绝缘薄膜、一第一电晶体极形成薄膜及一氮化矽薄膜在一半导体基底上;形成复数个线条般抗蚀剂图案在该氮化矽薄膜上;形成凹槽于该半导体积底于该等抗蚀剂图案间藉由蚀刻该氮化矽薄膜、该第一电晶体极形成薄膜、该隧道绝缘薄膜及该半导体积底利用该等抗蚀剂图案作为一掩模;形成一第一绝缘薄膜厚的足以完全覆盖该等凹槽,在除去该等抗蚀剂图案之后;研磨该第一绝缘薄膜利用一化学机械研磨直到该氮化矽薄膜之一上表面以使整个表面平坦,选择性除去该氮化矽薄膜并暴露该第一电极形成薄膜之上表面以做成一凹面;选择性生长另外的电极形成薄膜在该第一电极形成薄膜上以转换该凹面成一凸面;完全形成一第二绝缘薄膜;及形成一第二电极形成薄膜在该第二绝缘薄膜。20.如申请专利范围第19项所述之半导体元件制造方法,其中该隧道绝缘薄膜系由一ONO薄膜所形成。图式简单说明:第1A至1E图系显示习知技艺中形成一快闪记忆体晶胞之步骤的截面图;第2A至2M图系显示根据本发明第一实施例形成一快闪记忆体晶胞之步骤的立体图;第3A至3E图系显示根据本发明第一实施例形成一快闪记忆体晶胞之步骤的截面图;第4图系一显示根据本发明第一实施例快闪记忆体晶胞的截面图;第5A至5E图系显示根据本发明第二实施例形成一快闪记忆体晶胞之步骤的立体图;第6A至6D图系显示根据本发明第二实施例形成一快闪记忆体晶胞之步骤的截面图;及第7A至7C图系显示根据本发明第三实施例形成一快闪记忆体晶胞之步骤的立体图。
地址 日本