| 主权项 |
1.一种移位暂存器,其中多个阶段被彼此连接,该等阶段具有其中一启动信号被输入一输入端子的一第一阶段,该移位暂存器依序地输出个别阶段之输出信号,该等阶段具有用来接收一第一时钟信号的奇数阶段、及用来接收具有相反于该第一时钟信号之相位的一第二时钟信号之偶数阶段,各个该等多个阶段包含:一拉上装置,用来把该等第一和第二时钟信号之一对应者提供至一输出端子;一拉上驱动装置,连接至该拉上装置之一输入节点、响应于一输入信号之一前缘来使一电容器充电以导通该拉上装置、且响应于次一阶段的一输出信号之一前源来使该电容器放电以截止该拉上装置;一拉下装置,用来把一第一电源电压提供至该输出端子;及一拉下驱动装置,连接至该拉下装置之一输入节点和该拉上装置之该输入节点、响应于该次一阶段的该输出信号之该前线来截止该拉下装置、且使该拉下装置导通。2.如申请专利范围第1项之移位暂存器,其中该拉上驱动装置包含:一电容器,连接于该拉上装置之该输入节点和该输出端子间;一第一电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于次一阶段之一输出信号且源极连接至该第一电源电压;一第二电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该次一阶段之该输出信号且源极连接至该第一电源电压;及一第三电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该拉下装置之该输入节点且源极连接至该第一电源电压。3.如申请专利范围第2项之移位暂存器,其中该第一电晶体对该第二电晶体的尺寸比率大约为2:1。4.如申请专利范围第2项之移位暂存器,其中该拉下驱动装置包含:一第四电晶体,其汲极和闸极共同地连接至该第二电源电压、且源极连接于该拉下装置之该输入节点;及一第五电晶体,其汲极连接至该拉下装置之该输入节点、闸极连接于该拉下装置之该输入节点且源极连接至该第一电源电压。5.如申请专利范围第4项之移位暂存器,其中该第三电晶体对该第五电晶体的尺寸比率大约为16:1。6.如申请专利范围第1项之移位暂存器,其更包含一外部连接端子,该外部连接端子具有一第一时钟信号输入端子、一第二时钟信号输入端子、一启动信号输入端子、一第一电源电压输入端子及一第二电源电压输入端子的五个端子。7.如申请专利范围第1项之移位暂存器,其中一相位差被设置在该等第一和第二时钟信号的高位准期间之间。8.一种移位暂存器,其中多个阶段被彼此连接,该等阶段具有其中一启动信号被输入一输入端子的一第一阶段,该移位暂存器依序地输出个别阶段之输出信号,该等阶段包括用来接收一第一时钟信号的奇数阶段、及用来接收具有相反于该第一时钟信号之相位的一第二时钟信号之偶数阶段,各个该等多个阶段包含:一个NMOS拉上电晶体,其汲极连接至一对应时钟信号、闸极连接于一第一节点且源极连接至一输出端子;一个NMOS拉下电晶体,其汲极连接至该输出端子、闸极连接于一第二节点且源极连接至一第一电源电压;一电容器,连接于该第一节点和该输出端子间;一第一电晶体,其汲极连接至一第二电源电压、闸极连接于一输入信号且源极连接于该第一节点;一第二电晶体,其汲极连接至该第一节点、闸极连接于次一阶段之一输出信号且源极连接于该第一电源电压;一第三电晶体,其汲极连接至该第一节点、闸极连接于该第二节点且源极连接至该第一电源电压;一第四电晶体,其汲极和闸极被共同连接至该第二电源电压、且源极连接于该第二节点;及一第五电晶体,其汲极连接至该第二节点、闸极连接于该第一节点且源极连接于该第一电源电压。9.如申请专利范围第8项之移位暂存器,其中该第一电晶体对该第三电晶体的尺寸比率大约为2:1。10.如申请专利范围第8项之移位暂存器,其中该第四电晶体对该第五电晶体的尺寸比率大约为16:1。11.如申请专利范围第8项之移位暂存器,其中各个该等电晶体系由非晶矽TFT制成的一个NMOS电晶体。12.一种移位暂存器,包括以梯状线式来连接的多个阶段,该等阶段具有其中一启动信号被耦合于一输入端子的一第一阶段,该移位暂存器用来依序输出个别阶段之输出信号,该等阶段具有:奇数阶段,于其之一第一时钟端子和一第二时钟端子来接收一第一时钟信号、和具有相反于该第一时钟信号之相位的一第二时钟信号;以及偶数阶段,于其之一第一时钟端子和一第二时钟端子来接收该第二时钟信号和该第一时钟信号,其中各个该等多个阶段包含:一输入端子,连接于前一阶段之一输出端子;一输出端子,连接至一对应闸极线;一第一控制端子,连接于次一阶段后的一阶段之一第二控制端子;一第二控制端子;一时钟端子,其输入有一对应时钟信号;一拉上装置,用来把该等第一和第二时钟信号之一对应者提供至该输出端子;一拉下装置,用来把一第一电源电压提供至该输出端子;一拉上驱动装置,连接至该拉上装置之一输入节点、响应于一输入信号之一前缘来导通该拉上装置、且响应于供应至该控制端子的一控制信号之一前缘来截止该拉上装置;以及一拉下驱动装置,连接至该拉下装置之一输入节点及该拉上装置之一输入节点、用来截止该拉下装置、且响应于次一阶段的一输出信号之一前缘来导通该拉下装置。13.如申请专利范围第12项之移位暂存器,其中该拉上驱动装置包含:一电容器,连接于该拉上装置之该输入节点和该输出端子间;一第一电晶体,其汲极和闸极共同地连接至该输入信号、且源极连接于该拉上装置之该输入节点;及一第二电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该次一阶段之该输出信号且源极连接于该第一电源电压。14.如申请专利范围第13项之移位暂存器,其中该第一电晶体接收透过该共同连接之闸极和汲极、来自前一阶段的启动信号或输入信号,且透过该第一电晶体之源极、来使该电容器充电。15.如申请专利范围第13项之移位暂存器,其中该拉上驱动装置使用自该第二控制端子提供的一拉上控制信号、来使该拉上装置之该控制信号放电。16.如申请专利范围第12项之移位暂存器,其中该拉下驱动装置包含:一第三电晶体,其汲极连接至该第一电源电压、闸极连接于该次一阶段之该输出信号且源极连接至该拉下装置之该输入节点;及一第四电晶体,其汲极和闸极共同地连接于该第二时钟信号、且源极连接于该拉下装置之该输入节点。17.一种液晶显示器(LCD),包含有形成在一透明基体上的一显示器胞元阵列电路、一资料驱动电路和一闸极驱动电路,该显示器胞元阵列电路包含多条资料线和多条闸极线,各个该等显示器胞元阵列连接至一对应对组之资料线和闸极线,该闸极驱动电路包含有包括以梯状样式来连接的多个阶段,该等阶段具有其中一启动信号被耦合于一输入端子的一第一阶段,该移位暂存器用来依序输出个别阶段之输出信号,该等阶段具有:奇数阶段,于其之一第一时钟端子和一第二时钟端子来接收一第一时钟信号、和具有相反于该第一时钟信号之相位的一第二时钟信号;以及偶数阶段,于其之一第一时钟端子和一第二时钟端子来接收该第二时钟信号和该第一时钟信号,其中各个该等多个阶段包含:一输入端子,连接于前一阶段之一输出端子;一输出端子,连接至一对应闸极线;一第一控制端子,连接于次一阶段后的一阶段之一第二控制端子;一第二控制端子;一时钟端子,其输入有一对应时钟信号;一拉上装置,连接于该时钟端子和该输出端子间、用来在该时钟信号之一工作周期期间使对应闸极线导通;一拉下装置,连接于该输出端子和一第一电源电压间、在该拉下装置被导通时来拉下对应闸极线;一拉上驱动装置,连接至该拉上装置之一输入节点、响应于供应至该输入端子的一输入信号之一前缘来导通该拉上装置、且响应于供应至该控制端子于该次一阶段后之该阶段的一控制信号之一前缘来截止该拉上装置;以及一拉下驱动装置,连接至该拉下装置之一输入节点及该拉上装置之一输入节点、用来载止该拉下装置、且响应于次一阶段的一输出信号之一前缘来导通该拉下装置。18.如申请专利范围第17项之LCD,其中该拉上驱动装置包含:一电容器,连接于该拉上装置之该输入节点和该输出端子间;一第一电晶体,其汲极和闸极共同地连接至该输入信号、且源极连接于该拉上装置之该输入节点;及一第二电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该次一阶段之该输出信号且源极连接于该第一电源电压。19.如申请专利范围第18项之LCD,其中该第一电晶体接收透过该共同连接之闸极和汲极、来自前一阶段的启动信号或输入信号,且透过该第一电晶体之源极、来使该电容器充电。20.如申请专利范围第17项之LCD,其中该拉上驱动装置使用自该次一阶段的该阶段之该第二控制端子提供的一拉上控制信号、来使该拉上装置之该控制信号放电。21.如申请专利范围第17项之LCD,其中该拉下驱动装置包含:一第三电晶体,其汲极连接至该第一电源电压、闸极连接于该次一阶段之该输出信号且源极连接至该拉下装置之该输入节点;及一第四电晶体,其汲极和闸极共同地连接于该第二时钟信号、且源极连接于该拉下装置之该输入节点。22.一种移位暂存器,包括以一梯状样式来连接的多个阶段,该等阶段具有其中一启动信号被耦合至一输入端子的一第一阶段,该移位暂存器依序地输出个别阶段之输出信号,该等阶段具有用来接收一第一时钟信号的奇数阶段、及用来接收具有相反于该第一时钟信号之相位的一第二时钟信号之偶数阶段,其中各个该等多个阶段包含:一拉上装置,用来提供该等第一和第二时钟信号之一对应者;一拉下装置,用来把一第一电源电压提供至该输出端子;一拉下驱动装置,连接至该拉下装置之一输入节点、响应于该输入信号之一前缘来截止该拉下装置、且响应于次一阶段的一输出信号之一前缘来使该拉下装置导通;及一拉上驱动装置,设置有其第一端被连接至该拉上装置之一输入节点及第二端连接于该输出端子的一电容器、以及依赖一外部输入控制信号来迫使该电容器放电的一放电装置,该拉上驱动装置响应于该输入信号之该前缘藉由使该电容器充电来导通该拉上装置、且响应于该次一阶段的该输出信号之该前缘来迫使该电容器放电以截止该拉上装置。23.如申请专利范围第22项之移位暂存器,其中该拉上驱动装置包含:一电容器,连接于该拉上装置之该输入节点和该输出端子间;一第一电晶体,其闸极连接至该输入信号、汲极连接于一第二电线电压且源极连接至该拉上装置之该输入节点;一第二电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该拉下装置之该输入节点且源极连接至该第一电源电压;一第三电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该次一阶段之该输出信号且源极连接至该第一电源电压;及一第四电晶体,其汲极连接至该拉上装置之该输入节点、源极连接至该第一电源电压且闸极迫使接收该外部输入控制信号的该电容器放电。24.如申请专利范围第23项之移位暂存器,其中该外部输入控制信号具有一电压位准,该电压位准能够在一电源被施加时使该第四电晶体导通、且在该启动信号被施加于该第一阶段前使该第四电晶体截止。25.如申请专利范围第24项之移位暂存器,其中该外部输入控制信号具有一电压位准,该电压位准能够在该启动信号被施加于该第一阶段且最后一移位暂存器之一输出被产生时使该第四电晶体截止、且在该最后一移位暂存器之该输出被产生后使该第四电晶体导通、藉此使该最后一移位暂存器之该电容器放电。26.如申请专利范围第23项之移位暂存器,其中该拉上驱动装置包含:一电容器,连接于该拉上装置之该输入节点和该输出端子间;一第一电晶体,其闸极连接至该输入信号、汲极连接于一第二电源电压且源极连接至该拉上装置之该输入节点;一第二电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该拉下装置之该输入节点且源极连接至该第一电源电压;及一第三电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该次一阶段之该输出信号且源极接收该外部输入控制信号来迫使该电容器放电。27.如申请专利范围第26项之移位暂存器,其中该第二电晶体和该第三电晶体之该等源极被共同地彼此连接。28.如申请专利范围第26项之移位暂存器,其中该外部输入控制信号与施加一电源同时地维持一低状态以藉此迫使该电容器放电、且在施加于该第一阶段的该启动信号被产生前会维持一高状态。29.如申请专利范围第27项之移位暂存器,其中该外部输入控制信号与施加一电源同时地维持一低状态以藉此迫使该电容器放电、且在施加于该第一阶段的该启动信号被产生前会维持一高状态。30.如申请专利范围第28项之移位暂存器,其中该外部输入控制信号具有一电压位准,该电压位准能够在一电源被施加时使该第三电晶体导通、且在该启动信号被施加于该第一阶段前使该第三电晶体截止。31.如申请专利范围第30项之移位暂存器,其中该导通电压位准系该第二电源电压,且该截止电压位准为该第一电源电压。32.如申请专利范围第26项之移位暂存器,其中该第二电源电压系超过即使在该第一电源电压被施于该第三电晶体之该闸极端子时仍能够使该第三电晶体导通的一临界电压、且小于该第一电源电压。33.如申请专利范围第32项之移位暂存器,其中该外部输入控制信号具有一电压位准,该电压位准能够在该启动信号被施加于该第一阶段且最后一移位暂存器之一输出被产生时使该第三电晶体截止、且在该最后一移位暂存器之该输出被产生后使该第三电晶体导通、藉此使该最后一移位暂存器之该电容器放电。34.一种液晶显示器(LCD),包含有形成在一透明基体上的一显示器胞元阵列电路、一资料驱动电路和一闸极驱动电路,该显示器胞元阵列电路包含多条资料线和多条闸极线,各个该等显示器胞元阵列连接至一对应对组之资料线和闸极线,该闸极驱动电路包含有包括以梯状样式来连接的多个阶段,该等阶段具有其中一启动信号被耦合于一输入端子的一第一阶段,该移位暂存器依赖个别阶段之输出信号、来依序选择多条闸极线,该等阶段具有用来接收一第一时钟信号的奇数阶段、和用来接收具有相反于该第一时钟信号之相位的一第二时钟信号的偶数阶段,其中各个该等多个阶段包含:一输入端子,连接于前一阶段之一输出端子;一输出端子,连接至一对应闸极线;一控制端子,连接于次一阶段后之一控制端子;一时钟端子,其输入有一对应时钟信号;一外部输入控制端子,用来接收一外部输入控制信号;一拉上装置,用来把该等第一和第二时钟信号之一对应者、提供至该输出端子;一拉下装置,用来把一第一电源电压提供至该输出端子;一拉下驱动装置,连接至该拉下装置之一输入节点、响应于该输入信号之一前缘来截止该拉下装置、且响应于次一阶段的一输出信号之一前缘来导通该拉下装置;及一拉上驱动装置,设置有其一端被连接至该拉上装置之一输入节点及另一端连接于该输出端子的一电容器、以及依赖施于该外部输入控制端子的外部输入控制信号来迫使该电容器放电的一放电装置,该拉上驱动装置响应于该输入信号之该前缘藉由使该电容器充电来导通该拉上装置、且响应于该次一阶段的该输出信号之该前缘来迫使该电容器放电以截止该拉上装置。35.如申请专利范围第34项之LCD,其中该拉上驱动装置包含:一电容器,连接于该拉上装置之该输入节点和该输出端子间;一第一电晶体,其闸极连接至该输入信号、汲极连接于一第二电源电压且源极连接至该拉上装置之该输入节点;一第二电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该拉下装置之该输入节点且源极连接至该拉上装置之该输入节点;一第三电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该次一阶段之该输出信号且源极连接至该第一电源电压;及一第四电晶体,其汲极连接至该拉上装置之该输入节点、源极连接至该第一电源电压且闸极迫使接收该外部输入控制信号的该电容器放电。36.如申请专利范围第35项之LCD,其中该外部输入控制信号具有一电压位准,该电压位准能够在一电源被施加时使该第四电晶体导通、且在该启动信号被施加于该第一阶段前使该第四电晶体截止。37.如申请专利范围第36项之LCD,其中该外部输入控制信号具有一电压位准,该电压位准能够在该启动信号被施加于该第一阶段且最后一移位暂存器之一输出被产生时使该第四电晶体截止、且在该最后一移位暂存器之该输出被产生后使该第四电晶体导通、藉此使该最后一移位暂存器之该电容器放电。38.如申请专利范围第34项之LCD,其中该拉上驱动装置包含:一电容器,连接于该拉上装置之该输入节点和该输出端子间;一第一电晶体,其闸极连接至该输入信号、汲极连接于一第二电源电压且源极连接至该拉上装置之该输入节点;一第二电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该拉下装置之该输入节点且源极连接至该第一电源电压;及一第三电晶体,其汲极连接至该拉上装置之该输入节点、闸极连接于该次一阶段之该输出信号且源极接收该外部输入控制信号来迫使该电容器放电。39.如申请专利范围第38项之LCD,其中该第二电晶体和该第三电晶体之该等源极被共同地彼此连接。40.如申请专利范围第38项之LCD,其中该外部输入控制信号与施加一电源同时地维持一低状态以藉此迫使该电容器放电、且在施加于该第一阶段的该启动信号被产生前会维持一高状态。41.如申请专利范围第39项之LCD,其中该外部输入控制信号与施加一电源同时地维持一低状态以藉此迫使该电容器放电、且在施加于该第一阶段的该启动信号被产生前会维持一高状态。42.如申请专利范围第39项之LCD,其中该外部输入控制信号具有一电压位准,该电压位准能够在一电源被施加时使该第三电晶体导通、且在该启动信号被施加于该第一阶段前使该第三电晶体截止。43.如申请专利范围第42项之LCD,其中该导通电座位准系该第二电源电压,且该截止电压位准为该第一电源电压。44.如申请专利范围第38项之LCD,其中该第二电源电压系超过即使在该第一电源电压被施于该第三电晶体之该闸极端子时仍能够使该第三电晶体导通的一临界电压、且小于该第一电源电压。45.如申请专利范围第44项之LCD,其中该外部输入控制信号具有一电压位准,该电压位准能够在该启动信号被施加于该第一阶段且最后一移位暂存器之一输出被产生时使该第三电晶体截止、且在该最后一移位暂存器之该输出被产生后使该第三电晶体导通、藉此使该最后一移位暂存器之该电容器放电。图式简单说明:第1图系显示在依据传统技术的poly-TFT LCD中之一TFT基体的简化构造图;第2图系显示在依据传统技术的a-TFT LCD中之一TFT基体的简化构造图;第3图系依据本发明之一较佳实施例的a-Si TFT-LCD之分解透视图;第4图系显示在依据本发明之较佳实施例的a-Si TFT-LCD中之TFT基体的构造图;第5图系在第4图之资料驱动电路中的一移位暂存器之方块图;第6图系在第4图之闸极驱动电路中的一移位暂存器之方块图;第7图系在第5和6图之移位暂存器中的各阶段之详细电路图;第8图系第7图之个别元件的时序图;第9图系于第7图之各阶段所模拟的输出波形;第10图系针对第7图中的输出信号之时钟信号的一延迟特性之模拟波形;第11图系在本发明之闸极驱动电路中的一外部连接端子之布局;第12至14图系把本发明之移位暂存器与传统技术之者相比较的比较波形;第15图系在依据本发明之第二实施例的移位暂存器中之各阶段的电路图;第16图系第15图之个别元件的时序图;第17图系于第15图之各阶段所模拟的输出波形;第18图系依据本发明的另一实施例之第一和第二时钟信号的一模拟波形;第19图系个别阶段之模拟波形;第20图系在依据本发明之第三实施例的移位暂存器中之各阶段的电路图;第21图系第20图之个别元件的时序图;第22图系用来说明使用依据本发明之第二实施例的移位暂存器之a-TFT LCD闸极驱动电路的电路图;第23图系用来说明使用依据本发明之第三实施例的移位暂存器之a-TFT LCD闸极驱动电路的电路图;第24A和24B图系在次一阶段之输出GOUT被使用为CT之输入时、且在次一阶段后面的一阶段之CT1信号被使用为CT之一输入时的闸极输出波形之模拟结果;第25A和25B图系自本发明之第二实施例和第三实施例来分别输出的闸极信号之波形;第26图系在依据本发明之第四实施例的移位暂存器中之各阶段的电路图;第27图系第26图之电路的驱动波形;第28图系在依据本发明之第五实施例的移位暂存器中之各阶段的电路图;第29图系第28图之电路的驱动波形;第30图系说明其中整个通道被同时来驱动的一面板之构造图;第31图系在依据本发明的一方块驱动方法中所驱动之面板的构造图;第32图系在本发明之方块驱动方法中的个别元件之时序图:及第33至35图系显示闸极线驱动信号、资料线方块选择信号及像素充电特性的模拟结果之图,其中一切换电晶体(SWT)被设计来具有4000m宽度和5s长度。 |
