主权项 |
1.一种选择逻辑电子系统参考电压之装置,包含:一比较电路,系接收该逻辑电子系统之一系统电压及一基准电压并比较该系统电压及该基准电压,将一比较结果讯号输出;以及一参考电压选择电路,系接收该比较结果讯号及输出至少一参考电压,将选择耦合该比较结果讯号之一参考电压输出至该逻辑电子系统。2.如申请专利范围第1项之选择逻辑电子系统参考电压之装置,上述之比较电路包含复数个比较电压,用以耦合于复数种逻辑系统,使该逻辑电子系统参考电压之装置装置于该复数种逻辑系统之一逻辑电子系统时,输出耦合于该逻辑电子系统之一比较结果讯号。3.如申请专利范围第1项之选择逻辑电子系统参考电压之装置,上述之参考电压选择电路包含复数个参考电压,用以耦合于复数种逻辑系统,使该逻辑电子系统参考电压之装置装置于该复数种逻辑系统之一逻辑电子系统时,输出耦合于该逻辑电子系统之一参考电压至该逻辑电子系统。4.如申请专利范围第1项之选择逻辑电子系统参考电压之装置,更包含一第一增分压电路,该系统电压系由该增分压电路所输出。5.如申请专利范围第4项之选择逻辑电子系统参考电压之装置,更包含第二增分压电路,该基准电压系由该第二增分压电路所输出。6.如申请专利范围第1项之选择逻辑电子系统参考电压之装置,其中上述之基准电压为1.2伏特。7.如申请专利范围第1项之选择逻辑电子系统参考电压之装置,更包含一增分压电路,该基准电压系由该增分压电路所输出。8.如申请专利范围第1项之选择逻辑电子系统参考电压之装置,其中上述之逻辑电子系统参考电压之装置系应用于动态随机存取记忆体。9.如申请专利范围第1项之选择逻辑电子系统参考电压之装置,其中上述之系统电压系由该基准电压经一系统电路而产生。10.一种选择逻辑电子系统参考电压之装置,包含:一比较电路,系接收该逻辑电子系统之一系统电压及一基准电压并比较该系统电压及该基准电压,将一比较结果讯号输出;一参考电压选择电路,系接收该比较结果讯号及输出至少一参考电压,将选择耦合该比较结果讯号之一参考电压输出至该逻辑电子系统;以及一方波产生电路,系接收该逻辑电子系统之一开机完成讯号后,产生一脉冲讯号,该比较电路与该参考电压选择电路,接收该脉冲讯号回到低电位时之一关闭讯号,使该比较电路与该参考电压选择电路接收该关闭讯号时关闭。11.如申请专利范围第10项之选择逻辑电子系统参考电压之装置,上述之比较电路包含复数个比较电压,用以耦合于复数种逻辑系统,使该逻辑电子系统参考电压之装置装置于该复数种逻辑系统之一逻辑电子系统时,输出耦合于该逻辑电子系统之一比较结果讯号。12.如申请专利范围第10项之选择逻辑电子系统参考电压之装置,上述之参考电压选择电路包含复数个参考电压,用以耦合于复数种逻辑系统,使该逻辑电子系统参考电压之装置装置于该复数种逻辑系统之一逻辑电子系统时,输出耦合于该逻辑电子系统之一参考电压至该逻辑电子系统。13.如申请专利范围第10项之选择逻辑电子系统参考电压之装置,更包含一增分压电路,该系统电压系由该增分压电路所输出。14.如申请专利范围第13项之选择逻辑电子系统参考电压之装置,其中上述之增分压电路接收该脉冲讯号,并于该脉冲讯号回到低电位时关闭。15.如申请专利范围第10项之选择逻辑电子系统参考电压之装置,更包含一增分压电路,该基准电压系由该增分压电路所输出。16.如申请专利范围第15项之选择逻辑电子系统参考电压之装置,其中上述之增分压电路接收该脉冲讯号,并于该脉冲讯号回到低电位时关闭。17.如申请专利范围第10项之选择逻辑电子系统参考电压之装置,其中上述之基准电压为1.2伏特。18.如申请专利范围第10项之选择逻辑电子系统参考电压之装置,其中上述之逻辑电子系统参考电压之装置系应用于动态随机存取记忆体。19.如申请专利范围第10项之选择逻辑电子系统参考电压之装置,其中上述之系统电压系由该基准电压经一系统电路而产生。20.一种选择逻辑电子系统参考电压之方法,包含:接收该逻辑电子系统之一系统电压及一基准电压并比较该系统电压及该基准电压,将一比较结果讯号输出;以及接收该比较结果讯号及输出至少一参考电压,将选择耦合该比较结果讯号之一参考电压输出至该逻辑电子系统。21.如申请专利范围第20项之选择逻辑电子系统参考电压之方法,其中该系统电压系由一增分压电路所输出。22.如申请专利范围第20项之选择逻辑电子系统参考电压之方法,其中更包含以该比较电路与该参考电压选择电路接收一脉冲讯号回到低电位时之一关闭讯号,使该比较电路与该参考电压选择电路接收该关闭讯号时关闭。23.如申请专利范围第22项之选择逻辑电子系统参考电压之方法,其中藉由一方波产生电路于接收一开机完成讯号后,产生该脉冲讯号。图式简单说明:第一A至第一D图系本发明之一较佳实施例电路装置之示意图;第二A图至第二B图系本发明之一较佳实施例电路装置运作例之示意图;第三图A至第三C图系方波产生电路与系统开机及开机完成讯号间时间关系之示意图;以及第四图A至第四B图系本发明之另一较佳实施例电路装置之示意图。 |