| 主权项 |
1.一种具有双厚度元件层(dual-thickness active devicelayer)SOI(silicon on insulator)晶片结构,包含有:一元件层;至少一氧化区,每一该氧化区系设置在该元件层之一预定位置中;至少一深沟(trench)环绕该氧化区,该深沟之设置深度系大于该氧化区之设置深度;以及一接地层与该元件层以及该氧化区连接。2.如申请专利范围第1项之SOI晶片结构,其中该元件层、该氧化区以及该深沟系由处理一第一晶圆后形成,该接地层则属于一第二晶圆,该第一晶圆与该第二晶圆系以一晶圆接合(wafer bonding)的方式连接。3.如申请专利范围第1项之SOI晶片结构,其中该接地层为一单晶矽层(single crystal silicon layer)。4.如申请专利范围第1项之SOI晶片结构,其中该深沟中系填入一二氧化矽。5.如申请专利范围第4项之SOI晶片结构,其中该二氧化矽系透过一化学气相沈积法(chemical vapor deposition,CVD)产生。6.如申请专利范围第4项之SOI晶片结构,其中该深沟于被填入该二氧化矽之前系预先沈积一氮化矽薄膜。7.如申请专利范围第1项之SOI晶片结构,其中该氧化区系由一热氧化矽(thermal oxides)形成。8.如申请专利范围第1项之SOI晶片结构,另外包含有至少一对对准标记(alignment marks)设置在该第一晶圆之元件层中,亦即晶圆表面内。9.如申请专利范围第1项之SOI晶片结构,其中该深沟的宽度为0.2-5微米,而该深沟的深度为0.1-10微米。10.如申请专利范围第1项之SOI晶片结构,其中该深沟的设置深度系及于经切割后之该第一晶圆上、下表面,亦即晶圆表面(晶圆切割面)与该晶圆接合面。11.一种具有双厚度元件层SOI晶片结构,包含有:一元件层;至少一氧化区,每一该氧化区系设置在该元件层之一预定位置中;至少一深沟环绕该氧化区,该深沟之设置深度系大于该氧化区之设置深度;一接地层;以及一氧化层位于该接地层之上,并直接与该氧化层上方该元件层以及该氧化区连接。12.如申请专利范围第11项之SOI晶片结构,其中该元件层、该氧化区以及该深沟系由处理一第一晶圆后形成,该接地层与该氧化层则属于一第二晶圆,该第一晶圆与该第二晶圆系以一晶圆接合的方式连接。13.如申请专利范围第11项之SOI晶片结构,其中该深沟中系填入一二氧化矽。14.如申请专利范围第13项之SOI晶片结构,其中该二氧化矽系透过一化学气相沈积法产生。15.如申请专利范围第13项之SOI晶片结构,其中该深沟于被填入该二氧化矽之前系预先沈积一氮化矽薄膜。16.如申请专利范围第11项之SOI晶片结构,其中该氧化区系由一热氧化矽形成。17.如申请专利范围第11项之SOI晶片结构,其中该接地层为一单晶矽层。18.如申请专利范围第11项之SOI晶片结构,其中该位于该接地层上方之氧化层系为一热氧化矽。19.如申请专利范围第11项之SOI晶片结构,另外包含有至少一对对准标记,设置在位于该第一晶圆之元件层中,亦即晶圆表面内。20.如申请专利范围第11项之SOI晶片结构,其中该深沟的宽度为0.2-5微米,而该深沟的深度为0.1-10微米。21.如申请专利范围第11项之SOI晶片结构,其中该深沟的设置深度系及于经切割后之该第一晶圆上、下表面,亦即晶圆表面(晶圆切割面)与该晶圆接合面。22.一种具有双厚度元件层SOI晶片结构,包含有:一元件层;至少一氧化区,每一该氧化区系设置在该元件层之一预定位置上;至少一深沟环绕该氧化区,该深沟之设置深度系大于该氧化区之设置深度;一接地层;以及一金属层位于该接地层之上,并直接与该金属层上方该元件层以及该氧化区连接。23.如申请专利范围第22项之SOI晶片结构,其中该元件层、该氧化区以及该深沟系由处理一第一晶圆后形成,该接地层与该金属层则属于一第二晶圆,该第一晶圆与该第二晶圆系以一晶圆接合的方式连接。24.如申请专利范围第22项之SOI晶片结构,其中该金属层为一金属系统(metal system)。25.如申请专利范围第22项之SOI晶片结构,另外包含有至少一对对准标记,设置在该第一晶圆之元件层中,亦即晶圆表面内。26.如申请专利范围第22项之SOI晶片结构,其中该深沟的宽度为0.2-5微米,而该深沟的深度为0.1-10微米。27.如申请专利范围第22项之SOI晶片结构,其中该深沟中系填入一二氧化矽。28.如申请专利范围第27项之SOI晶片结构,其中该二氧化矽系透过一化学气相沈积法产生。29.如申请专利范围第27项之SOI晶片结构,其中该深沟于被填入该二氧化矽之前系预先沈积一氮化矽薄膜。30.如申请专利范围第22项之SOI晶片结构,其中该氧化区系由一热氧化矽形成。31.如申请专利范围第22项之SOI晶片结构,其中该接地层为一单晶矽层。32.如申请专利范围第22项之SOI晶片结构,其中该深沟的设置深度系及于经切割后之该第一晶圆上、下表面亦即晶圆表面(晶圆切割面)与该晶圆接合面。33.一种具有双厚度元件层SOI晶片结构的简化之制造方法,包含有下列步骤:提供一第一晶圆;于该第一晶圆之第一预定位置处设置至少一对对准标记;于该第一晶圆之第二预定位置处,蚀刻出具有一第一预定设置深度的至少一深沟;对该深沟沈积一氮化矽薄膜;于该第二预定位置之内侧对该第一晶圆进行蚀刻一第四预定设置深度之矽材质区,其中该第四预定设置深度系小于该第一预定设置深度;于已完成蚀刻的第二预定位置内侧以热氧化的方式形成一第二预定设置深度之氧化矽材料的氧化区,其中该第二预定设置深度系小于该第一预定设置深度;以一化学气相沈积法对该深沟沈积一非晶氧化矽(amorphous silicon oxides);提供一第二晶圆且翻转该第一晶圆,同时利用一晶圆接合(wafer bonding)的方式将该第一晶圆与该第二晶圆连接;以及于一第三预定设置深度处切割(split)该翻转后的第一晶圆;其中,定义该第一晶圆之深沟与氧化区外的区域为该第一晶圆的元件层,该元件层系用来布局至少一积体电路元件。34.如申请专利范围第33项之方法,另外包含有一步骤对该第一晶圆植入一层氢离子,形成一晶格破坏之矽晶格层(stressed silicon layer),其中该氢离子的植入平面深度位置系位于切割该第一晶圆的第三预定设置深度处。35.如申请专利范围第33项之方法,其中与该第一晶圆接合之前,另外于该第二晶圆上设置一热氧化矽的氧化层,使得该氧化层与该第一晶圆的氧化区以及该元件层连接。36.如申请专利范围第33项之方法,其中与该第一晶圆接合之前,另外于该第二晶圆上设置一多层金属复合物之金属层,使得该金属层与该第一晶圆的氧化区以及该元件层连接。37.如申请专利范围第33项之方法,其中该对对准标记系设置在靠近第一晶圆之元件层中,亦即晶圆表面内。38.如申请专利范围第33项之方法,其中该第二预定位置处蚀刻出至少一深沟之步骤系把该深沟系设置成环绕该氧化区的形式。39.如申请专利范围第33项之方法,于该一切割该翻转后之第一晶圆步骤之后,另外包含有一步骤以一化学机械研磨法(chemical mechanicalpolishing,CMP)平整化处理该第一晶圆沿着该第三预定设置深度的一切割面。40.如申请专利范围第39项之方法,于完成该切割面研磨步骤后,另外包含有一步骤对已平整化处理的晶圆表面进行一高温氢气回火(high temperature hydrogen anneal)。41.如申请专利范围第33项之方法,于该以一化学气相沈积法对该深沟沈积一非晶氧化矽步骤之后,另外包含有一步骤利用一化学机械研磨法对该第一晶圆的深沟、氧化区以及元件层之表面进行平整化(planarization)处理。图式简单说明:第一图为习知SOI晶片结构之横断面示意图。第二图A为本发明之具有双厚度元件层SOI晶片结构之第一实施例的示意图。第二图B则为第二图A中第一晶圆于制造完毕后的上视图。第二图C则为第二图A中之另一实施态样。第三图A为本发明之SOI晶片结构之第二实施例之示意图。第三图B则为第三图A中之另一实施态样。第四图A为本发明SOI晶片结构之第三实施例之示意图。第四图B则为第四图A中之另一实施态样。第五图A至第五图J为本发明SOI晶片结构的其一简化之制造流程图。 |
