| 主权项 |
1.一种可调式维特比解码器,该维特比解码器装置包括有:一分支矩阵计算器,系接收复数笔状态资料;一相加比较选择单元,系连结该分支矩阵计算器,并将该复数笔状态资料作相加-比较-选择之运算;一路径矩阵记忆单元,系连结该加乘比较选择单元,并以位置取代(in-place)之方法暂存该复数笔状态资料;一路径记忆单元,系记忆经该加乘比较选择单元运算后位移出的选择位元;及一回溯单元,系读取该记忆单元之该选择位元以回溯解码。2.如申请专利范围第1项所述之可调式维特比解码器,其中该状态资料系以回旋对称方式储存于该路径矩阵记忆单元。3.如申请专利范围第1项所述之可调式维特比解码器,其中该相加比较选择单元系将该复数笔状态资料之分支矩阵与路径矩阵做相加-比较-选择之运算。4.如申请专利范围第1项所述之可调式维特比解码器,其中该路径矩阵记忆单元系为复数个单埠记忆体。5.如申请专利范围第1项所述之可调式维特比解码器,其中该相加比较选择单元更包括有复数个蝴蝶运算单元。6.一种可调式维特比解码器,该维特比解码器装置包括有:一运算单元,系为经过硬体折叠之复数个蝴蝶运算单元;复数个单埠记忆体,系为储存该可调式维特比解码器之复数笔状态资料;复数个资料回旋器,系将该复数笔状态资料作位移回存之位址定位器;复数个暂存器,系接受该状态资料暂存之记忆体;复数个多工器,系将该状态资料分配输入该运算单元;及复数个解多工器,系接收该运算单元运算之结果,并将该结果分配输出至复数调回溯路径。7.如申请专利范围第6项所述之可调式维特比解码器,其中该状态资料系以回旋对称方式储存于该复数个单埠记忆体。8.如申请专利范围第6项所述之可调式维特比解码器,其中该复数个单埠记忆体内之状态资料系藉一位址产生器定址储存。9.如申请专利范围第6项所述之可调式维特比解码器,其中该复数个资料回旋器更包括有向左旋转与向右旋转的一第一资料回旋器与一第二资料回旋器。10.如申请专利范围第6项所述之可调式维特比解码器,其中该复数个解多工器藉复数条回馈路径连接该复数个多工器。图式简单说明:第一图系为习用技术非位置取代运作解码器示意图;第二A图系为回旋编码器示意图;第二B图系为蝴蝶运算状态转换示意图;第三图系为维特比解码器示意图;第四图系为蝴蝶运算示意图;第五A图系为本发明可调式维特比解码器之运算单元各部份连接示意图;第五B图系为本发明可调式维特比解码器之路径记忆单元示意图;第六A图系为本发明可调式维特比解码器之记忆体非冲突资料格式;第六B图系为本发明可调式维特比解码器之应用于64状态之回旋码解码时的状况示意图;第七A图系为本发明可调式维特比解码器之应用于64状态之回旋码解码时的相关参数表;第七B图系为本发明可调式维特比解码器架构示意图。 |
