| 摘要 |
一种降低SOI层NMOS元件短通道现象之方法，短通道现象系通道区域硼移到邻接的绝缘层所产生，本发明第一实施例详述NMOS元件下，经硼或氮掺杂的绝缘层之形成，其包含在混合氮化矽–矽图案形成浅沟渠开口，接着侧向回蚀刻氮化矽图案，以裸露矽图案顶层表面边缘，接着硼或氮离子植入，将离子置入被STI开口所裸露的部分绝缘层以及矽图案下方绝缘层。对经掺杂绝缘区域施以氢回火，以减少硼由下方的NMOS通道区域偏析出去。第二实施例形成介电质阻障层于STI开口表面，以防止硼偏析到充满氧化矽的STI区域。可将二实施例结合使用，以减少硼偏析到下方的和邻接的绝缘区域，藉此降低短通道效应现象。 |
