| 主权项 |
1.一种挠性配线基材,其具备有绝缘基材、形成于 该绝缘基材之一面上的配线图案以及覆盖于该配 线图案之至少端子部以外之表面上的焊料-光阻层 ,而于未被上述焊料-光阻层覆盖之配线图案之至 少一部份的最表面,设置有锡-铋合金镀层,其特征 为: 上述配线图案,系于由导体所构成之基层上具备有 第1锡镀层,涵盖焊料-光阻层覆盖区域及未覆盖区 域。 2.如申请专利范围第1项之挠性配线基材,其中,于 上述配线图案未被上述焊料-光阻层所覆盖之区域 ,设置第2锡镀层于上述第1锡镀层之上,该第2锡镀 层上之至少一部份区域中具有上述锡-铋合金镀层 。 3.如申请专利范围第1项之挠性配线基材,其中,上 述第1锡镀层厚度为0.001m~0.6m。 4.如申请专利范围第2项之挠性配线基板,其中,上 述第1锡镀层厚度为0.001m~0.6m。 5.如申请专利范围第1项之挠性配线基材,其中,上 述第1锡镀层厚度为0.001m~0.2m。 6.如申请专利范围第2项之挠性配线基材,其中,上 述第1锡镀层厚度为0.001m~0.2m。 7.如申请专利范围第5或6项之挠性配线基材,其中, 上述第1锡镀层于上述焊料-光阻层成形前未做加 热处理。 8.如申请专利范围第1至6项中任一项之挠性配线基 材,其中,上述配线图案具有已图案化之铜层及形 成于其上之第1锡镀层。 9.如申请专利范围第7项之挠性配线基材,其中,上 述配线图案具有已图案化之铜层及形成于其上之 第1锡镀层。 10.一种挠性配线基材之制造方法,其具备有绝缘基 材、形成于该绝缘基材之一面上的配线图案、以 及覆盖于该配线图案之至少端子部以外之表面上 的焊料-光阻层,且于未被上述焊料-光阻层覆盖之 配线图案之至少一部份的最表面,设置有锡-铋合 金镀层,其特征为包含有: 藉由将导体层图案化而形成上述配线图案之基层 之步骤; 于此基层上形成第1锡镀层之步骤; 以使此第1锡镀层之一部份露出后再予以覆盖的方 式形成焊料-光阻层之步骤; 于未被上述焊料一光阻层覆盖之上述第1锡镀层上 形成第2锡镀层之步骤;以及 于已形成此第2锡镀层区域之至少一部份设置锡- 铋合金镀层之步骤。 11.如申请专利范围第10项之挠性配线基材之制造 方法,其中,将上述第1锡镀层以0.001m~0.6m之厚 度形成。 12.如申请专利范围第10项之挠性配线基材之制造 方法,其中,于形成厚度为0.001m~0.2m之上述第1 锡镀层之步骤后,进行不经加热处理就形成上述焊 料-光阻层之步骤。 图式简单说明: 图1系本发明实施形态1之挠性配线基材之概略平 视图。 图2系于图1之挠性配线基材安装有电子零件状态 之A-A'剖面图。 图3系显示用以实施本发明之电解锡系合金电镀方 法之电镀装置之概略立体图。 图4系显示实施本发明之电解锡系合金电镀方法之 状态之概略图。 |
