LOW POWER MEMORY DEVICE WITH JFET DEVICE STRUCTURES

摘要

JFET 디바이스 구조(100)의 저전력 메모리 디바이스가 제공된다. 특히, 메모리 엘리먼트(54) 및 상기 메모리 엘리먼트에 전기적으로 연결된 JFET 액세스 디바이스(100)를 갖는 다수의 메모리 셀을 포함하는 저전력 메모리 디바이스가 제공된다. 메모리 셀들은 확산 기반 분리를 이용하여 절연될 수 있다. JFET는 리세스된 게이트를 가질 수 있다. JFET는 핀-JFET일 수 있다.