DISPOSITIF SEMICONDUCTEUR A TRANSISTOR, COMPORTANT NOTAMMENT DES MOYENS DE STABILISATION DE LA TENSION DE CLAQUAGE ET DU COEFFICIENT D'AMPLIFICATION EN FONCTION DU COURANT

摘要

DISPOSITIF FORME SUR UN SUBSTRAT 4 DANS UNE ZONE ISOLEE EN FORME D'ILOT 3A D'UNE COUCHE SEMICONDUCTRICE 3, COMPORTANT NOTAMMENT UNE ZONE ACTIVE 8 ET UNE ZONE DE CONTACT 9 SUPERFICIELLES ET DISTINCTES, UNE COUCHE ENTERREE DE LONGUEUR LIMITEE 11 ETANT SITUEE ENTRE LE SUBSTRAT ET LA ZONE 3A SOUS LA ZONE ACTIVE 8.

DISPOSITIF CARACTERISE EN CE QUE LA DISTANCE LA PLUS FAIBLE ENTRE LE BORD DE LA COUCHE ENTERREE 11 ET LE BORD DE LA ZONE DE CONTACT 9 EST AU MOINS EGALE A
(CF DESSIN DANS BOPI)
, OU V EST LA TENSION DE CLAQUAGE DE LA JONCTION PN 5 ENTRE LE SUBSTRAT 4 ET LA COUCHE 3, ET E EST L'INTENSITE DE CHAMP CRITIQUE, AU-DELA DE LAQUELLE IL SE PRODUIT UNE MULTIPLICATION PAR EFFET D'AVALANCHE.

APPLICATION AUX TRANSISTORS BIPOLAIRES ET MOS NOTAMMENT.