| 主权项 |
1.一种于一半导体表面上制造一双极性电晶体之方法,该半导模设有一射一基区与一分隔之集极接触区,包括:(a) 形成一围绕射一基区与集极接触区之隔离沟槽,该隔离沟槽,当以平面看入时,具有复数组倾斜角部以使该沟槽环绕其周界而具有实质不变之宽度,在该沟槽之壁面上形成一薄绝缘层,并以聚矽充填该沟槽;(b) 于该射一基区之表面部分之形成一掺杂有第一导电型式之杂质之外部基极接触层而留下未被该外部基极接触层所覆盖之部分射一基区;(c) 在一温度下于该末被覆盖之射一基区上及该外部基极接触层之相邻侧壁上形成一薄绝缘层以杂质由该外部基极接触层处扩散入半导体之下侧表面中以形成一外部基极区;(d) 经由薄绝缘层而将内部基极杂质植入并扩散至未被基极接触层所覆盖之射一基区部分中以形成一与外部基极区相邻接之内部基极区;(e) 于外部基极接触层之侧壁上并邻近内部基极区处形成一侧壁绝缘间隔物;(f) 于一受该侧壁绝缘间隔物所界定之内部基极区域上且仅限于该区域上形成一掺杂有第二导电型式之杂质之射极接触层;(g) 加热该半导能以藉着自该射极接触层处扩散杂质之方式而于该内部基极区内形成一射极区。2.依申请专利范围第1 项之方法其中外部基极接触层系藉着沈积并格式化(Patterni-ng)一无定形矽层之方式而被形成者。3.依申请专利范围第1 或2 项之方法,其中介于前述步骤(d)兴(e)之间,一第二导电型式之杂质被植入并扩散至半导体中且位于该集极接触区上以形成一集极接触区。4.依申请专利范围第1 或2项之方法,其中于进行步骤(b)之前, 一绝缘构槽被形成于半导体中以包围该射一基区与集极接触区。5.依申请专利范围第3 项之方法,其中于进行步骤(b)之前, 一绝缘沟槽被形成于半导体中以包围该射一基区与集极接触区。6.依申请专利范围第4 项之方法,其中一薄绝缘层被形成于该沟槽之复数壁面上且一聚矽填料被沈积该沟槽内。7.依申请专利范围第5项之方法,其中一薄绝缘层被形成于该沟槽之复数壁面上且一聚矽坟料被沈积于该沟槽内。8.一种于一半导体之表面上制造一电晶体之方法,该半导体具有一单一导电型式之晶膜层,其覆盖一单一导电型式之表面下集极区,包括:(a) 形成一局部隔离区其部分延伸入晶膜层之厚度中而为该电晶体界定成覆盖该表面下集极区之射一基区兴集极接触区;(b)形成并格式化一掺杂有一相反导电型式之杂质之矽层以便介定一基极接触层其自该局部隔离区处开始而延伸至包围该射一基区剩余部分之射一基区周缘部分处;(c) 加热半导体以氧化射一基区之剩余部分及基极接触层之相邻侧壁以便来自该基极接触层之杂质扩散而于晶膜层之射一基区之周缘部分中形成一具相反导电型式之外部基极区;(d) 将该相反导电型式之杂质经由射一基区之剩余部分上之氧化层而植入且扩散该杂质以于受外部基极区界定之晶膜层中形成一内部基极区;(e) 经由集极接触区而将该单一导电型式之杂质植入晶膜层中且扩散该杂质以形成集极接触区其经由晶膜层之厚度而延伸至该表面下集极区处;(f) 沈积一绝缘层且以各向异性之乾燥方式蚀刻该射一基区之剩余部分中之绝缘层而于该重叠前述内部基极区之基极接触层上留下一绝缘层之覆盖层以提供一界定一射极开口之绝缘侧壁间隔物。(g) 自前述射极窗内所形成之一聚矽接触层处扩散一被植入之具单一导电型式之杂质以于该内部基极区中形成一具单一导电型式之射极区并藉该绝缘侧壁间隔物而与外部基极区相分隔。9.依申请专利范围第8项之方法,其中该外部基极接触层系藉着沈积并蚀刻一无定形聚矽层之方式而提供者。10. 依申请专利范围第8或9 项之方法,其中在进行前述步骤(a)之前, 半导体之表面被覆盖一氧化矽层,一隔离沟槽被形成以包围该射一基区与集极接触区,且延伸穿越晶膜层与表面下集极区,一聚矽层被沈积以充填沟槽并覆盖氧化矽层,按着该聚矽层被移除而以该氧化矽层平坦化该骤矽充填沟槽之表面。11. 依申请专利范围第10项之方法,其包括下列步骤即于沟槽下侧形成一通道止挡区,按着在沈积该聚矽填料之前于沟槽之侧壁上形成一氧化物层。12. 依申请专利范围第10项之方法,其中该沟槽被如此形成使得,以平面方式看入时,该沟槽具有复数个角部其被如此弯折而使该沟槽具有一实质不变之宽度。13. 依申请专利范围第10 项之方法,其中该晶膜层厚度约为1.0 -1.4 微米;该外部基极区之深度约1500 -5000埃 ;该射极区具有一深度其范围约为500-2000埃,以及该沟槽具有一宽度其约为l.5-2.0微米。14. 依申请专利范围第11项之方法,其中该晶膜层厚度约为1.0-1.4微米; 该外部基极区之深度约1500-5000埃; 该射极区具有一深度其范围约1500-2000埃,以及该沟槽具有一宽度其约为1.5-2.0微米。15. 依申请专利范围第12项之方法,其中该晶膜层厚度约为1.0 -1.4微米; 该外部基极区之深度约1500 -5000埃; 该射极区具有一深度其范固约为500-2000埃,以及该沟槽具有一宽度其约为1.5 -2.0微米。16. 一种形成于一半导体表面上之集极性电晶体,包含: 局部隔离区其形成于该表面上,而为该电晶能界定成相互分隔之射一基区及集极接触区;一掺杂有第一导电型式之杂质之外部基极区系形成于该射一基区之一部分中;一导电基极接触层系形成于该局部隔离区上且接触该外部基极区,该基极接触层系以相同于外部基极区之杂质加以掺杂,且具有一绝缘间隔物其形成于一侧壁之上以重叠该射一基区;一内部基极区系设于该射一基区之内并邻接该外部基极区;一掺杂有第二导电型式之杂质之射极区系形成于该内部基极区中,该射极区具有一边缘其邻接该外部基极区且与该绝缘间隔物之一边缘相一致;一射极接触层设于该射极区中且藉非导电间隔物而与基极接触层相分离,该射极接触层系以相同于射极区之杂贸加以掺杂,以及隔离装置其至少部分包围该电晶体,并包含一沟槽其自表面处延伸入半导能中,该沟槽,以平面方式看入时,具有复数个角部其被如此转折而使该构槽具有一实质不变之宽度。17. 依申请专范围第16项之一种电晶体,包括一第二导电型式之埋入式集极区其于一晶膜层下方延伸而该基极区与射极区系设于该晶膜层中。18. 一种形成于一第一导电型式之半导电基材表面上之双极性电晶体,包括:一第二导电型式之埋入式集极区;一具有一第二导电型式之晶体集极层其设于该集极区上;一设于晶膜层上之局部隔离区可侧面分隔一射一基区与一集极接触区,该局部隔离区部分延伸入该晶膜层中;一掺杂有第一导电型式之杂质之基极接触层可覆盖该射一基区之一部分;一第一导电型式之外部基极区系设于该晶膜层中并位于该基极接触层下方且以相同于该基极接触层之杂贸加以掺杂;一第一导电型式之内部基极区系形成于该晶膜层中并邻接该外部基极区;一第二导电型式之射极区系形成于该内部基极区中;一绝缘间隔物系设于该基极接触层之一例壁上而该间隔物兴相对于该基极区之射极区相互一致;一射极接触层系邻接该氧化间隔物且以相同于射极区之杂质加以掺杂;以及一隔离沟槽其至少部分包围该电晶体,该浅槽,以平面方式看人,具有复数个角部其被如此弯折而使该沟槽具有一实质不变之宽度。19. 依申请专利范围第16.17或18项之一种电晶体,其中该基极接触层及射极接触层包含聚矽,且其中该局部隔离区及绝缘间隔物包含氧化矽。图示简单说明:图1 至27系配合本发明之一较佳实施例所制得之半导体晶片之一单元之放大截面图其显示装置之连续制造阶段;图28及29系制备金属化接点之另一平面化方法;图30系制作于一各别单元中之电阻器之平面图;图32系本发明另一实施例之一单元之放大截面图其中外部基极及接点系位于图28及29所显示之四组侧边之相对侧处;以及图33系图32之结构之平面图。 |
