| 主权项 |
1.一种在积体电路晶片和电路基底之间形成薄膜共晶搭接的方法,包括:用一层薄膜合金金属涂在晶片和基座的至少一个搭接表面上;在涂上金属之后将晶片定位在基座上,形成一个晶片一基座装配;在晶片一基座装配中,沿着基座压缩载荷晶片;形成一个真空包围晶片一基座装配;将晶片一基座装配加热至合金温度。2.如申请专利范围第l项的方法,其中晶片是矽晶片,包含在至少一个搭接表面涂上金。3.如申请专利范围第2项的方法包含把温度加热至大约390一400℃。4.如申请专利范围第3项的方法包含加热至大约395℃。5.如申请专利范围第4项的方法包含加热大约3一4分钟。6.如申请专利范围第l项的方法包含形成一个大约10-5托或者更少的真空。7.如申请专利范围第2项的方法包含用大约2微米厚的金属涂在晶片的一个表面,和用大约1微米厚的金属涂在基座上。8.如申请专利范围第l项的方法包含用大约lO一13磅的力量来压载缩荷晶片。9.如申请专利范围第1项的方法还包含同时搭接复晶片。10﹒一种在积体电路晶片和电路基座之间形成薄膜共晶搭接的仪器,其中晶片和基座的至少一个搭接表面已涂上一层薄膜的合金金属,包含:一个真空室在真空室中支持基座的支持方法;在基座上定位和压缩载荷晶片;结合室将基座和晶片加热至合金温度的加热方法。11﹒如申请专利范围第10项的仪器,其中的加热方法是红外线灯。12﹒如申请专利范围第10项的仪器,其中载荷方法包含一个载荷固定器和一些弹簧载荷固定螺丝,来维持不变的大量在晶片上。13﹒如申请专利范围第1项的方法,形成一个薄膜共晶搭接。14﹒如申请专利范围第2项的方法,形成一个薄胰共晶搭接。15﹒如申请专利范围第13项的方法在其中之薄膜搭接包含有大约10微米或更少的厚度的搭接。16﹒如申请专利范围第14项的方法在其中之薄膜搭接,包含有大约10微米或更少的厚度的搭接。17﹒一种积体电路结构,包含:电路基座至少一个积体电路晶片裱装在基座上;形成在至少一个晶片和基座之间的薄膜共晶真空搭接;电路互连方法,其用电连接至少一个晶片至基座。18﹒如申请专利范围第17项的电路结构,其中至少一个晶片和基座由矽形成,以及薄膜搭接由金一矽合金。19﹒如申请专利范围第17项的电路结构,其搭接大约有10微米或者更小的厚度。20﹒如申请专利范围第17项的电路结构,其中搭接是利用在至少一个晶片和基座上的至少一个搭接表面涂上一层薄膜合金金属,在涂完之后压缩载荷至少一个晶片至基座,以及将晶片和基座在真空中加热至合金温度。图示简单说明:此图是用来形成薄膜晶片搭接的仪器的横切面图。 |
