| 主权项 |
1.一种半导体积体电路装置包含:多数记忆格其每个具有第一和第二转移MISFET且阵列在与该MISFET之闸宽度对齐之方向;一元件隔离绝缘薄膜用以调整该第一和第二MISFET之个别闸宽度;一半导体区域其安排在与一转移MISFET之闸宽度方向对齐之方向上在阵列方向上至少最初或最末层且其与该一转移MISFET经由该元件隔离绝缘薄膜而隔开用以馈以一固定电位至一基底,其乃安排在该多数阵列记忆格之外周围区域;和一活性区域其乃安排在用以调整该一转移MISFET之闸宽度在该阵列方向之最初或最末层之元件隔离绝缘薄膜和该半导体区域之间,其中该元件隔离绝缘薄膜之宽度大小,其安排在该一转移MISFET和该半导体区域之间,在与该间隔方向对齐之方向乃较小于界于该另一转移MISFET和该半导体区域间之间隔大小。2.一种半导体积体电路装置包含:多数记忆格其每个具有第一和第二转移MISFET且阵列在与该MISFET之闸宽度对齐之方向;一元件隔离绝缘薄膜用以调整该第一和第二MISFET之个别闸宽度;一半导体区域其安排在与一转移MISFET之闸宽度方向对齐之方向上在阵列方向上至少最初或最末层且其与该一转移MISFET经由该元件隔离绝缘薄膜而隔开用以馈以一固定电位至一基底,其乃安排在该多数阵列记忆格之外周围区域;和一活性区域其乃安排在用以调整该一转移MISFET之闸宽度在该阵列方向之最初或最末层之元件隔离绝缘薄膜和该半导体区域之间,其中该元件隔离绝缘薄膜之宽度大小,其乃位于在阵列方向在最初或最末层之记忆格之一转移MISFET之通道形成区域和用以馈以固定电位至该基底之该半导体区域之间,在与该闸宽度方向对齐之方向乃实质的相等于元件隔离绝缘薄膜之宽度大小,其乃位于界于在该阵列方向在最初或最末层之记忆格之另一转移MISFET之通道形成区域和在该阵列方向在最初层之后或最末层之前之任何层之记忆格之另一转移MISFET之通道形成区域间,在与该闸宽度方向对齐之方向。3.如申请专利范围第2项所述之半导体积体电路装置,其中在阵列方向在最初或最末层之记忆格之一转移MISFET之相关闸宽度大小乃实质的相等于另一转移MISFET。4.如申请专利范围第2项所述之半导体积体电路装置,其中,在任何阵列方向在最初或最末层用以调整记忆格之一转移MISFET之闸宽度之元件隔离绝缘薄膜之宽度大小或一转移MISFET之闸宽度大小和在阵列方向在最初层之后或最末层之前之任一层用以调整记忆格之一转移MISFET之闸宽度之元件隔离绝缘薄膜之宽度大小或一转移MISFET之闸宽度大小乃实质的互相相等。5.如申请专利范围第2项所述之半导体积体电路装置,其中用以馈以固定电位至该基底之该半导体区域乃是包括该多数阵列记忆格之保护环。6.一种半导体积体电路装置包含:多数记忆格其每个具有第一和第二趋动MISFET且阵列在与该MISFET之闸宽度对齐之方向:一元件隔离绝缘薄膜用以调整该第一和第二MISFET之个别闸宽度;一半导体区域其安排在与一趋动MISFET之闸宽度方向对齐之方向上在阵列方向上至少最初或最末层且其与该一趋动MISFET经由该元件隔离绝缘薄膜而隔开用以馈以一固定电位至一基底,其乃安排在该多数阵列记忆格之外周围区域;和一活性区域其乃安排在用以调整该一趋动MISFET之闸宽度在该阵列方向之最初或最末层之元件隔离绝缘薄膜和该半导体区域之间,其中该元件隔离绝缘薄膜之宽度大小,其安排在该一趋动MISFET和该半导体区域之间,在与该间隔方向对齐之方向乃较小于界于该另一趋动MISFET和该半导体区域间之间隔大小。7.一种半导体积体电路装置包含:多数记忆格其每个具有第一和第二趋动MISFET且阵列在与该MISFET之闸宽度对置之方向;一元件隔离绝缘薄膜用以调整该第一和第二MISFET之个别闸宽度;一半导体区域其安排在与一趋动MISFET之闸宽度方向对齐之方向上在阵列方向上至少最初或最末层且其与该一趋动MISFET经由该元件隔离绝缘薄膜而隔开用以馈以一固定电位至一基底,其乃安排在该多数阵列记忆格之外周围区域;和一活性区域其乃安排在用以调整该一趋动MISFET之闸宽度在该阵列方向之最初或最末层之元件隔离绝缘薄膜和该半导体区域之间,其中该元件隔离绝缘薄膜之宽度大小,其乃位于在阵列方向在最初或最末层之记忆格之一趋动MISFET之通道形成区域和用以馈以固定电位至该基底之该半导体区域之间,在与该闸宽度方向对齐之方向乃实质的相等于元件隔离绝缘薄膜之宽度大小,其乃位于界于在该阵列方向在最初或最末层之记忆格之另一趋动MISFET之通道形成区域和在该阵列方向在最初层之后或最末层之前之任何层之记忆格之另一趋动MISFET之通道形成区域间,在与该闸宽度方向对齐之方向。8.如申请专利范围第7项所述之半导体积体电路装置,其中在阵列方向在最初或最末层之记忆格之一趋动MISFET之相关闸宽度大小乃实质的相等于另一趋动MISFET。9.如申请专利范围第7项所述之半导体积体电路装置,其中,在任何阵列方向在最初或最末层用以调整记忆格之一趋动MISFET之闸宽度之元件隔离绝缘薄膜之宽度大小或一趋动MISFET之闸宽度大小和在阵列方向在最初层之后或最末层之前之任一层用以调整记忆格之一趋动MISFET之闸宽度之元件隔离绝缘薄膜之宽度大小或一趋动MISFET之闸宽度大小乃实质的互相相等。10.如申请专利范围第7项所述之半导体积体电路装置,其中用以馈以固定电位至该基底之该半导体区域乃是包括该多数阵列记忆格之保护环。11.一种半导体积体电路装置包含:多数之记忆格其每个具有第一和第二转移MISFET且阵列在与该NISFET之闸长对齐之方向;一元件隔离绝缘薄膜其用以调整该第一和第二MISFET之个别闸宽度;一半导体区域其经由该元件隔离绝缘薄膜安排在多数个别记忆格之一边,且其阵列在与该闸长度方向对齐太方向,用以馈以一固定电位至一基底;和一活性区域其安排在界于用以调整阵列在与该闸长度方向对齐之方向上之每个多数记忆格之一转移MISFET之闸宽度之元件隔离绝缘薄膜和安排在多数阵列记忆格一边用以馈以一固定电位至该基底且具有相同或近似于活性区域之形状之半导体区域之间,其中安排有该一转移MISFET。12.一种半导体积体电路装置包含:多数转移MISFET其具有两个转移MISFET,而此两者具有其形状环绕由一元件隔离绝缘薄膜所调整之其源极区域或汲极区域,且阵列在与闸宽度方向对齐之方向;一半导体区域其经由该元件隔离绝缘薄膜安排在阵列在与闸宽度对齐之方向用以馈以一固定电位至一基底之多数记忆格之一边;和一活性区域其安排在界于阵列在与该闸宽度方向对齐之方向之每个多数记忆格之一转移MISFET之源极区域或汲极区域和沿着多数阵列记忆格之一边且具有相同或相似于其中安排有该一转移MISFET之活性区域之形状之半导体区域之间。13.一种半导体积体电路装置包含;多数之记忆格其每个具有第一和第二趋动HISFET且阵列在与该MI5FET之闸长对齐之方向;一元件隔离绝缘薄膜其用以调整该第一和第二MISFET之个别闸宽度;一半导体区域其经由该元件隔离绝缘薄膜安排在多数个别记忆格之一边,且其阵列在与该闸长度方向对齐之方向,用以馈以一固定电位至一基底:和一活性区域其安排在界于用以调整阵列在与该闸长度方向对齐之方向上之每个多数记忆格之一趋动MISFET之闸宽度之元件隔离绝缘薄瞑和安排在多数阵列记忆格之一边用以馈以一固定电位至该基底且具有相同或近似于活性区域之形状之半导体区域之间,其中安排有该一趋动MISFET。14.一种半导体积体电路装置包含:多数趋动MISFET其具有两个趋动MISFET,而此两者其有其形状环绕由一元件隔离绝缘薄膜所调整之其源极区域,且阵列在与闸宽度方向对齐之方向;一半导体区域其经由该元件隔离绝缘薄膜安排在阵列在与闸宽度对齐之方向用以馈以一固定电位至一基底之多数记忆格之一边;和一活性区域其安排在界于阵列在与该闸宽度方向对齐之方向之每个多数记忆格之一趋动MISFET之源极区域和沿着多数阵列记忆格之一边且具有相同或相似于其中安排有该一趋动MISFET之活性区域之形状之半导体区域之间。15.一种半导体积体电路装置包含:多数记忆格其具有其另一趋动MISFET构造成相关于其一趋动MISFET中间对称之平面形状且其一趋动MISFET和另一趋动MISFET实质的平行闸长度方向,该多数之记忆格被阵列成该记忆格之两趋动MISFET乃交替的安排对于每个与闸长度方向对齐之方向上之该记忆格;和一空闸电极层其乃由相同于个别闸电极之层所形成,该一个和另一个趋动MISFET乃如此的安排在该多数阵列记忆格之阵列方向之最初或最末层在与该记忆格之阵列方向对齐之方向在外周围区域以便以一已定间隔面对在阵列方向最初或最末层之至少一该趋动MISFET之闸电极之外周围区域之一边,其中该间隔大小乃设定成实质的相等于界定在阵列方向在最初或最末层记忆格之至少另一趋动MISFET之闸电极和在阵列方向在最初层之后或最后层之前之任一步阶中该记忆格之至少另一趋动MISFET之闸电极之间之间隔大小。16.如申请专利范围第15项所述之半导体积体电路装置,其中该空电极层乃馈以固定电位。17.一种半导体积体电路装置包含:多数记忆格其具有其另一转移MISFET构造成相关于其一转移MISFET中间对称之平面形状且其一转移MISFET和另一转移MISFET实质的平行闸长度方向,该多数之记忆格被阵列成该记忆格之两转移MISFET乃交替的安排对于每个与闸长度方向对齐之方向上之该记忆格:和一空闸电极层其乃由相同于个别闸电极之层所形成,该一个和另一个转移MI5FET乃如此的安排在该多数阵列记忆格之阵列方向之最初或最末层在与该记忆格之阵列方向对齐之方向在外周围区域以便以一已定间隔面对在阵列方向最初或最末层之至少一该转移MISFET之闸电极之外周围区域之一边,其中该间隔大小乃设定成实质的相等于界定在阵列方向在最初或最末层记忆格之至少另一转移MISFET之闸电极和在阵列方向在最初层之后或最后层之前之任一步阶中该记忆格之至少另一转移MISF[T之闸电极之间之间隔大小。18.如申请专利范围第2项所述之半导体积体电路装置,其中该记忆格乃构造成:另一转移MISFET之平面形状乃相关于一转移MISFET之平面形状形成中间对称且一转移MISFET和另一转移MISFET之闸长度方向实质的互相平行;或另一趋动MISFET之平面形状乃相关于一趋动MISFET之平面形状形成中间对称且一趋动MISFET和另一趋动MISFET之闸长度方向实质的互相平行。19.如申请专利范围第I5项所述之半导体积体电路装置,其中该记忆格乃构造成:另一转移MISFET之平面形状乃相关于一转移MISFET之平面形状形成中间对称且一转移MISFET和另一转移MISFET之闸长度方向实质的互相平行;或另一趋动MISFET之平面形状乃相关于一趋动MISFET之平面形状形成中间对称且一趋动MISFET和另一趋动MISFET之闸长度方向实质的互相平行。20.如申请专利范围第2项所述之半导体积体电路装置,其中基底连接区域乃环绕该多数阵列记忆格而安排且以一已定间隔沿着该阵列方向或在该阵列方向交叉之方向。21.一种半导体记忆装置包含:一半导体基底其具有一井区域;多数之记忆格其具有第一和第二转移MISFET阵列在该井区域上在与一闸宽方向对齐之方向;一元件隔离绝缘薄膜其形成在该井区域上用以调整该第一和第二MISFET之个别闸宽度;一半导体区域其安排在阵列方向在与至少最初或最末层之一转移MISFETZ之闸宽度方向对齐之方向上,其中该记忆格乃连续的阵列,且与该一转移MISFET隔开经由该元件隔离绝缘薄膜用以馈以一固定电位至该井区域,其乃是安排在该多数阵列记忆格之外周围区域;和井连接区域其环绕多数阵列记忆格而安排且以一已定闸隔沿着该阵列方向或该阵列方向交叉之方向,其中该元件隔离绝缘薄膜之宽度大小,其乃是界于在阵列方向在最初或最末层记忆格之一转移MISFET之通道形成区域和用以馈以固定电位至该基底之半导体区域间,在与闸宽度方向对齐之方向,乃实质的相等于位于在阵列方向在最初或最末层记忆格之另一转移MISFET之通道形成区域和在阵列方向在最初层之后或最末层之前之任一层上记忆格之一另一转移MISFET之通道形成区域之间,在与闸宽度方向对齐之方向 |
