| 主权项 |
1.一种多阶唯读记忆体的制造方法,包括下列步骤:(a)提供一第一型半导体基底;(b)在该半导体基底上依序形成一闸极介电层与一复晶矽层;(c)选择性蚀刻该复晶矽层,用以在欲当做位元线的位置露出该闸极介电层,而留下复数个复晶矽线;(d)施以一第二型离子布植程序,用以形成一源/汲极区,而当做该唯读记忆体的位元线;(e)选择性蚀刻该些复晶矽线,用以形成复数个闸极岛结构,并将上述闸极岛结构分别与其两测的源/汲极区分为第一记忆单元、第二记忆单元、与第三记忆单元、与第四记忆单元;(f)进行第一次编码程序,对第二记忆单元与第四记忆单元施以离子植入,用以调整通道起始电压;(g)形成一绝层,以覆盖上述该些记忆单元;(h)进行第二次编码程序,去除该第一记忆单元与第二记忆单元之闸极结构上方的部份绝缘层,形成一开口,直到露出该复晶矽层为止;以及(i)形成一导电层,且填满该开口,并定义该导电层之图案,形成复数条字元线。2.如申请专利范围第1项所述之制造方法,其中该第一型为P型,该第二型为N型。3.如申请专利范围第1项所述之制造方法,其中该第一型为N型,该第二型为P型。4.如申请专利范围第1项所述之制造方法,其中该闸极介电层系闸极氧化层。5.如申请专利范围第1项所述之制造方法,其中该步骤(f)中之该离子植入程序系使用P型离子。6.如申请专利范围第1项所述之制造方法,其中该步骤(f)中之该离子植入程序系使用N型离子。7.如申请专利范围第1项所述之制造方法,其中该步骤(f)中之该绝缘层系为氧化矽层。8.如申请专利范围第1项所述之制造方法,其中步骤(i)之导电层系金属层。图式简单说明:第一图绘示一种唯读记忆体的记忆单元在积体电路布局的上视图;第二图绘示不同记忆单元经由对指定通道区之离子植入使分别产生之起始电压VT、VT1.VT2对汲极电流之曲线图;第三图A至第三图F绘示本发明一较佳实施例之制程剖面图;第四图A与第四图B是第三图A至第三图F所述实施例之辅助说明立体图;第五图是绘示对应第三图F之记忆单元的电路图;第六图是绘示对应前述第五图之记忆单元汲极电流对起始电压的曲线图;以及第七图是绘示对应前述第三图F之记忆单元的电路布局上视图。 |
