| 主权项 |
1.一种制造包含至少一n通道场效电晶体及至少一p通道电晶体的积体电路的方法包含下列步骤:形成第一及第二导电性型的区域(例如3,5)于一基体中;制造至少一第一及至少一第二场效电晶体的闸结构(例如9,11),经至少一第一的至少一个及该至少一第二的至少一个场效电晶体分别在第一及第二导电性型的该区域(例如3,5)中;型成一掺杂物植入层(例如13)于第一及第二导电性型的该区域上;均厚植入一具有该一第一导电性型之第一掺杂物于第一及第二导电性型之该区域(例如3,5)上的该掺杂物植入层;掩罩该第二导电性型的该区域(例如3);均厚植入一具有该第二导电性型的第二掺杂物于掺杂物层的未掩盖部份;及加热所得之结构以造成掺杂物自该掺杂物植入层(例如13)扩散并形成该第一及第二场效电晶体的源/汲区(例如17)。2.如申请专利范围第1项所述的方法其中该第一掺杂为硼。3.如申请专利范围第2项所述的方法其中该第二掺杂为磷。4.如申请专利范围第3项所述的方法其中该第二掺杂植入以约为该第一掺杂物的两倍的剂量植入。5.如申请专利范围第1项所述的方法其中该掺杂植入层(例如13)包含一矽化物。6.如申请专利范围第5项所述的方法其中该矽化物为矽化钨。图1-4为依据本发明所制造的一积体电路的一部份的 |
