发明名称 具有高输出之高频静电感应电晶体
摘要 一种凹陷闸极型之静电感应电晶体﹐具有高崩溃电压﹐包括有﹕n型通道区域﹐设有nCC型吸极区域上﹔pCC型长条形闸极区域﹐设在通道区域之沟槽﹔nCC型长条形区域﹐形成在通道区域上﹐被排列成与闸极区域平行﹐各被配置在闸极区域之间﹔和pCC 型保护环区域﹐设在通道区域和被排列成包围闸极区域。该长条形闸极区域以其二个边缘耦合到保护环区域。另外﹐最外之长条形闸极区域分别沿着纵向耦合到保护环区域。藉以增加该装置之崩溃电压。另外﹐只在保护环区域设置闸极和源极接触衬垫使其互相对立﹐藉以减小闸极和吸极区域之间﹐和闸极和源极区域之间之不希望有之寄生电容。
申请公布号 TW295701 申请公布日期 1997.01.11
申请号 TW085105977 申请日期 1996.05.21
申请人 财团法人半导体研究振兴会 发明人 本谷薰;伊藤彰;西泽润一
分类号 H01L21/322 主分类号 H01L21/322
代理机构 代理人 赖经臣 台北巿南京东路三段三四六号白宫企业大楼一一一二室
主权项 1. 一种静电感应电晶体,其特征是包含有:吸极区域,具有第一导电型;通道区域,设在该吸极区域上,具有该第一导电型;多个沟槽,各形成在该通道区域;多个源极区域,具有该第一导电型,各被设在该通道区域,形成被配置在该多个沟槽之间;多个闸极区域,具有第二导电型,各被设在该沟槽之底部,其中该多个闸极区域和该多个源极区域被配置成互相平行;和保护环区域,具有该第二导电型,设在该通道区域,该保护环区域被配置成包围该多个闸极区域,促成该多个闸极区域之最外之闸极区域分别重叠在该保护环区域之一侧,和该多个闸极区域之每一个以其二个边缘耦合到该保护环区域。2. 如申请专利范围第1项之静电感应电晶体,其中该保护环之宽度等于或稍微大于该多个闸极区域之每一个和该吸极区域之间之距离。3. 如申请专利范围第1项之静电感应电晶体,其中在该通道区域设有第二导电型之浮动区域形成包围该保护环区域。4. 如申请专利范围第1项之静电感应电晶体,其中具有该第一导电型之半导体区域被配置在该通道区域形成包围该保护环区域。5. 如申请专利范围第4项之静电感应电晶体,其中该半导体区域被使用作切片区域。6. 如申请专利范围第1项之静电感应电晶体,其中具有指状组合型结构之源极和闸极电极经由绝缘膜被设在该通道区域。7. 一种静电感应电晶体,其特征是包含有:吸极区域,具有第一导电型;通道区域,设在该吸极区域上,具有该第一导电型;多个沟槽,各形成在该通道区域和具有底部;多个源极区域,具有该第一导电型,各被设在该通道区域,形成被置在该多个沟槽之间,其中该多个沟槽和该多个源极区域被配置成互相平行;多个闸极区域,具有第二导电型,各被设在该底部;保护环区域,设在该通道区域,具有第二导电型,该保护环区域被配置成包围该多个闸极区域,促成该多个闸极区域之最外闸极区域分别重叠在该保护环区域之一侧,和该多个闸极区域之每一个以其二个边缘耦合到该多个闸极区域;源极电极,各被设在该多个源极区域之每一个;闸极电极,各被设在该多个闸极区域之每一个;和第一和第二接触衬垫,经由绝缘膜设在该保护环区域,和分别连接到该源极电极和该闸极电极。8. 如申请专利范围第7项之静电感应电晶体,其中该多个源极区域之每一个和该多个闸极区域之每一个被配置成互相交替。9. 如申请专利范围第7项之静电感应电晶体,其中该第一和第二接触衬垫被配置成互相面对。10. 如申请专利范围第7项之静电感应电晶体,其中该多个闸极区域和该多个源极区域被配罝成对该第一和第二接触衬垫之中心之连接直线形成对称。11. 一种静电感应电晶体,其特征是包含有:吸极区域,具有第一导电型;通道区域,设在该吸极区域上,具有该第一导电型;保护环区域,具有第二导电型,该保护环区域被设在该通道区域,用来界定第一和第二区域使其分开该保护环区域之共同部份;多个沟槽,各形成在该第一和第二区域之每一个和具有底部;多个源极区域,具有该第一导电型,各被设在该第一和第二区域之每一个,形成被配置在该多个沟槽之间,其中多个沟槽和该多个源极区域被配置成互相平行;多个闸极区域,具有第二导电型,各被设在该底部;源极电极,各被设在该多个源极区域之每一个;闸极电极,各被设在该多个源极区域之每一个;第一和第二接触衬垫,经由绝缘膜设在该保护环区域和连接到该源极电极;和第三接触衬垫,经由该绝缘膜设在该保护环之该共同部份。12. 如申请专利范围第11项之静电感应电晶体,其中该第一,第二和第三接触衬垫互相对准。13. 如申请专利范围第11项之静电感应电晶体,其中该多个源极区域和该多个闸极区域垂直于该保护环区域之一侧。14. 如申请专利范围第11项之静电感应电晶体,其中该第一和第二区域对该保护环区域之该共同部份形成对称。图示简单说明:图1(A)是平面图,用来概略的显示本发明之SIT之第一具体例;图1(B)是图1(A)之以圆圈包围之部位之部份放大图;图2是沿着图1(B)之线Ⅱ-Ⅱ'剖开之剖面图;图3用来显示宽度L@ss1和闸极区域与吸极区域间之崩溃电压之间之关系;图4用来显示SIT之功率增益之频率特性;图5是剖面图,用来概略的显示本发明之SIT之第二具体例;图6是剖面图,用来概略的显示本发明之SIT之第三具体例;图7至12是剖面图,用来显示制造本发明之SIT之步骤;图13是平面图,用来概略的显示本发明之SIT之第四具体例;图14是沿着图13之线IVX-IVX'剖开之剖面图;图15(A)是沿着图13之线XVA-XVA'剖开之剖面图;图15(B)是沿着图13之线XVB-XVB'剖开之剖面图;图16(A)是当衬垫延伸到通道区域之表面时之部份剖面图;图16(B)是当衬垫延伸到浮动区域时之部份剖面图;图17是具有n@su+区域作为切片区域之SIT之剖面图;图18是平面图,用来概略的显示本发明之具有二个元件区域之SIT之第五具体例;图19是平面图,用来概略的显示具有四个元件区域之SIT;图20(A)至(C)是剖面图,用来概略的显示习知之SIT;图21(A)是平面图,用来概略的显示习知之SIT;和
地址 日本