半导体记忆装置

摘要

自读出放大器流来的电流与自预充电电路流来的电流，在两个单元电晶体共通的假想ＧＮＤ线处会合，会造成看起来像是读入offcell般。此为本发明之课题。为解决前述课题，于本发明中，系令相邻位元线选择电路SEL1及SEL2的位元线选择电晶体之配置，对于位元线选择线成相反配置。在选择记忆单元电晶体Ｍ05的场合，位元线成为Ｄ6，假想ＧＮＤ线成为Ｄ5。但于此时，由于Ｄ3成预充电位准，故电流经过非选择记忆单元电晶体Ｍ03、Ｍ04而回绕进入假想ＧＮＤ线Ｄ5。因为电流经过两个非选择记忆单元电晶体Ｍ03、Ｍ04而回绕进入假想ＧＮＤ线Ｄ5，故较通过一个非选择记忆单元电晶体而回绕进入之 知半导体记忆电路之情形为少。

主权项

1.一种半导体记忆装置,具有:复数之记忆单元电晶体,配列成阵列状;复数之位元线及假想GND线,连接于该复数之记忆单元电晶体中之列方向的复数之记忆单元电晶体的汲极、源极;复数之字元线,和该位元线及假想接地线直交,连接于行方向的复数之记忆单元电晶体的闸极;各复数根之位元线选择线及假想接地线选择线,分别平行于该复数之字元线;复数之位元线选择电路,分别由复数之位元线选择电晶体构成,以复数列之复数之记忆单元电晶体为单位而设置,依该位元线选择线的电位,将连接于该复数列之复数之记忆单元电晶体的该位元线及假想接地线依列单位选择为位元线;及假想接地线选择电路,依该假想接地线选择线的电位,将连接于该复数之记忆单元电晶体的该位元线及假想接地线依列单位选择为假想接地线;其特征为:使构成该位元线选择电路的复数之位元线选择电晶体对于位元线选择线的连接配置,在相邻的位元线选择电路成相反配置。2.如申请专利范围第1项的半导体记忆装置,其中,具有:第一选择电路,将读出放大器与一方的第一预充电电路切换连接于和该相邻的位元线选择电路之一方相连接的第一位元线,并将该读出放大器与另一方的第一预充电电路切换连接于和另一方的位元线选择电路相连接的第二位元线;及第二选择电路,将由该假想接地线选择电路所选择之假想接地线连接于假想接地,将非选择之假想接地线连接于第二预充电电路。图示简单说明:第一图为本发明之一实施形态的构成图。第二图为一习知例的构成图。第三图为另一习知例的构成图。