| 主权项 |
1.一种以可抹除编程唯读记忆装置触发之静电放电保护电路,系设置于一接合垫处,用以保护与该接合垫耦接之一内部电路;而该以可抹除编程唯读记忆装置触发之静电放电保护电路包括:至少一矽控整流器,每一该矽控整流器分别以阳极和阴极耦接至该接合垫和一接地点;以及一可抹除编程唯读记忆装置,该可抹除编程唯读记忆装置以汲极连接至该接合垫,以源极连接至该接地点,而控制闸极则耦接至接地点;当有静电放电应力及于该接合垫时,该可抹除编程唯读记忆装置先行崩溃进行编程,并触发该矽控整流器导通。2.如申请专利范围第1项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,其中,每一该矽控整流器包括:一PNP电晶体,以射极做为该矽控整流器之该阳极;以及一NPN电晶体,以集极与该PNP电晶体之基极耦接成一阳极闸,以基极与该PNP电晶体之集极耦接成一阴极闸,以射极做为该矽控整流器之该阴极。3.如申请专利范围第2项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,其中,每一该矽控整流器尚包括:一第一电阻器,耦接于该阳极和该阳极闸之间;以及一第二电阻器,耦接于该阴极和该阴极闸之间。4.如申请专利范围第1项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,尚包括一电阻器,连接于该控制闸极和该接地点间。5.如申请专利范围第1项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,包括两个该矽控整流器。6.如申请专利范围第5项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,系制于一P型矽基底上,包括:二N型井区,互为相隔形成于该P型矽基底内;二P型掺杂区,分别形成于该等N型井区内;一第一N型掺杂区,与该等N型井区之同侧互为相隔,形成于该P型矽基底内;一第二N型掺杂区,与该第一N型掺杂区互为相隔,形成于该等N型井区间之该P型矽基底内;以及一闸极结构,由下而上大抵包括一闸极介电层、浮接闸层、闸间介电层、以及一控制闸层,形成于该等N型掺杂区间之该P型矽基底上。7.如申请专利范围第1项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,其中,该可抹除编程唯读记忆装置是一电性可抹除编程唯读记忆单元。8.如申请专利范围第1项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,其中,该可抹除编程唯读记忆装置是分离式闸极快闪记忆单元。9.一种以可抹除编程唯读记忆装置触发之静电放电保护电路,系设置于一接合垫处,用以保护与该接合垫耦接之一内部电路;而该以可抹除编程唯读记忆装置触发之静电放电保护电路包括:至少一矽控整流器,每一该矽控整流器分别以阳极和阴极耦接至该接合垫和一接地点;以及一可抹除编程唯读记忆装置,该可抹除编程唯读记忆装置以汲极连接至该接合垫,以源极连接至该接地点;一电容器,耦接于该可抹除编程唯读记忆装置之控制闸极和该接合垫间;以及一电阻器,耦接于该可抹除编程唯读记忆装置之该控制闸极和该接地点间;当有静电放电应力及于该接合垫时,该可抹除编程唯读记忆装置先行崩溃进行编程,并触发该矽控整流器导通;当于一般操作时,该控制闸极经该电阻器与该接地点同电位。10.如申请专利范围第9项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,其中,每一该矽控整流器包括:一PNP电晶体,以射极做为该矽控整流器之该阳极;以及一NPN电晶体,以集极与该PNP电晶体之基极耦接成一阳极闸、以基极与该PNP电晶体之集极耦接成一阴极闸,以射极做为该矽控整流器之该阴极。11.如申请专利范围第10项所述之该具有抹除编程唯读记忆装置之静电放电保护电路,其中,该矽控整流器尚包括:一第一电阻器,耦接于该阳极和该阳极闸之间;以及一第二电阻器,耦接于该阴极和该阴极闸之间。12.如申请专利范围第11项所述之该具有抹除编程唯读记忆装置之静电放电保护电路,其中,该可抹除编程唯读记忆装置是一电性可抹除编程唯读记忆单元。13.如申请专利范围第11项所述之该以可抹除编程唯读记忆装置触发之静电放电保护电路,其中,该可抹除编程唯读记忆装置是分离式闸极快闪记忆单元。图式简单说明:第一图系显示习知之侧向矽控整流器形成于一半导体基底上之顶视图;第二图系显示沿第一图II-II线所截之剖面图;第三图系显示根据本发明一较佳实施例的电路图;第四图系显示第三图之电路制作于一P型矽基底的布局顶视图;第五图系显示沿第四图之V-V线所截之剖面图;第六图系显示沿第四图之VI-VI线所截之剖面图;以及第七图系显示根据本发明另一较佳实施例的电路图。 |
